Skip to main content
此页面采用自动翻译显示。 改为用英语查看?
一个人站在大屏幕前,屏幕上显示着色彩缤纷的抽象设计。
Tessent Advanced DFT

Tessent RTL Pro

利用 Tessent RTL Pro 中的高级 DFT 功能,提高设计可测试性、减少模式数量并最大限度地减少 RTL2GDSII 设计流程的干扰。编辑和编写 RTL,同时保持所读内容的外观和感觉,便于比较 DFT 之前和之后的插入设计之间的变化。

为何使用 Tessent RTL Pro?

缩短设计周期

使用RTL Pro在Tessent RTL编辑功能的基础上再接再厉,这使设计人员能够利用领先的工具继续左移推动,从而使VersaPoint和LBIST-OST测试点能够插入设计RTL中。

增强 “向左移动” 策略

继续使用第三方合成和验证工具在合成过程中优化添加的 DFT 逻辑,只在门级进行扫描插入。插入的逻辑是 RTL;输出设计仍然是 RTL。

减少数据量

在设计 RTL 中插入 x 边界和 VersaPoint 测试点技术,以提高覆盖范围并减少模式数量。

支持下游工具的需求

使用相同的 RTL 进行综合和验证,以提高性能并缩短设计时间。编写插入测试的 RTL 允许合成工具优化 DFT 逻辑。与 RTL 一起使用时,验证工具的运行速度更快。

在设计流程的早期向左移动以做更多的事情

在设计流程的早期,在 RTL 级别自动分析和插入测试点、封装单元和 x 边界逻辑。Tessent RTL Pro 可处理复杂的 Verilog 和 SystemVerilog 结构,并保持原始 RTL 设计的外观和感觉。生成的 RTL 输出简化了下游工具的流程,允许综合考虑添加到设计中的测试逻辑。

电路板上集成电路芯片的特写镜头
向专家提问-在办公室咨询的男人和女人。

准备好了解有关 Tessent 的更多信息了吗?

我们随时准备回答你的问题。

了解更多