Tessent Advanced DFT

Tessent DefectSim

Tessent DefectSim 是一款晶体管级缺陷仿真器，适用于模拟、混合信号 (AMS) 和非扫描数字电路。它可以测量缺陷覆盖范围和缺陷容差，非常适合大容量和高可靠性集成电路。

为何选择 Tessent DefectSim？

提高 AMS 的安全性、测试质量和时间。Tessent DefectSim 取代了 AMS 电路中的手动测试覆盖率评估，生成客观数据以指导满足质量和功能安全标准以及测试覆盖目标所需的改进。

DefectSim 建立在用于可扫描数字电路的 TestKompress Cell-Aware ATPG 中使用的晶体管级缺陷注入技术之上，适用于包含数百或数千个晶体管的工业电路块。

生成一份执行摘要，列出似然加权缺陷覆盖范围、置信区间和一个矩阵，列出每个缺陷以及缺陷是通过失效的测试极限还是通过数字输出检测到的。

与在并行 CPU 上的经典 SPICE 中仿真生产测试和平面提取的布局网表相比，可显著缩短总仿真时间。

我们在多个汽车集成电路上评估了Tessent DefectSim，得出的结论是，它是一种高度自动化的灵活解决方案，可以指导测试和测试设计技术的改进，使我们能够显著改善模拟测试的缺陷覆盖范围。

Wim Dobbelaere, 测试和产品工程总监, ON 半导体

白皮书

深入研究模拟故障仿真对汽车功能安全的作用，并探讨模拟故障仿真对芯片设计和安全标准合规性的挑战、应用、优势和影响。

Tessent DefectSim 受到关注！从 2017 年的 Elektra 奖到 2020 年国际测试大会上的 “高效模拟缺陷模拟” 最佳论文奖。

Tessent DefectSim 衡量了安全关键集成电路所需的ISO 26262标准指标，以确保系统可以预期在没有不合理风险的情况下运行。