Tessent 测试解决方案

Tessent AnalogTest 将模拟测试模式的开发和验证从工程月缩短到工程时间。这是最大限度地提高缺陷覆盖率同时降低测试成本的最有效方法。

Tessent In-System Test 提供嵌入式硬件和必要的软件，以实现高质量确定性测试模式的应用，同时与传统逻辑 BIST 相比缩短测试时间。

使用获得专利的片上压缩来减少测试数据量并缩短测试时间，以最低的制造测试成本提供最高质量的确定性扫描测试。

自动生成和插入符合 IEEE 1838 标准的硬件，并为三维堆叠集成电路定义 IEEE 测试访问架构。

将内核级和芯片级 DFT 要求解耦来减少 DFT 开发时间和制造测试成本 Tessent Streaming Scan Network (SSN)。

通过以下方式实现嵌入式存储器的测试、修复、调试和特性分析的全面自动化和集成 Tessent MemoryBIST。

借助适用于汽车和医疗应用中使用的 IC 等安全关键设备的理想逻辑内置自检解决方案，实现符合 ISO 26262 标准。

将自动化和片上 IP 相结合，可在车辆功能运行期间的任何时刻实现 IC 测试和诊断，这是 ISO 26262 标准的基本要求。

优化自动化来减少 DFT 的实施工作量 Tessent Platform 分层 DFT 的流程。

将测试压缩级别提高多达 4 倍，启用分层 DFT、逻辑 BIST 就绪和扫描插入 Tessent ScanPro。

使用这款专为 IC 设计团队开发的新软件，简化各种关键 DFT 任务。

简化生成高覆盖率紧凑型测试集的过程。的能力 Tessent FastScan 可应用于大多数类型的设计，使其成为可用的最通用的ATPG解决方案。

为来自各种来源的符合 IEEE 1687 IJTAG 标准的测试和仪器 IP 提供自动化和集成到集成电路设计中。

自动向任何大小或复杂程度的 IEEE 1149.1 标准边界扫描支持添加 IEEE 1149.1 标准边界扫描支持，从而减少开发工作量并缩短上市时间。

模拟模拟、混合信号和非扫描数字电路的晶体管级缺陷，自动进行覆盖范围评估以帮助满足 ISO 26262 等质量标准。