U2U24-CICV 田径会议

了解 Allegro MicroSystems 如何利用人工智能驱动的 Solido Design Environment 和 Analog Fastspice 来加速电源管理集成电路验证，从而总体上缩短验证时间。

观看本次会议，了解如何利用 AWS 云容量对定制集成电路验证工作负载进行全面云迁移或峰值需求扩展，并缩短上市时间。

了解微软如何利用Solido IP验证在设计过程的早期解决知识产权质量问题，节省时间和金钱挖掘潜力（ECO），提高生产和集成流程中的整体知识产权质量。

了解 SiTime 如何利用 AFS、Symphony 和 Solido Design Environment 来确保模拟和数字组件之间的无缝集成，并加速基于高精度 MEMS 的振荡器 SoC 的验证。

了解 NVIDIA 如何利用 Solido 增材学习技术通过 Solido Design Environment 加快标准细胞库验证，同时保持验证新工艺设计套件 (PDK) 修订版的准确性。

了解意法半导体如何在其IP QA基础架构中利用Solido Crosscheck来管理IP复杂性，提供全面、主动的IP验证解决方案，以提高芯片质量和加速SoC交付。

了解意法半导体如何利用Sympony和Visualizer提高SmartPower Technologies的验证吞吐量，并以更简单、更快的方式分析和调试模拟和数字之间的接口。

了解英飞凌如何使用Solido Library Profiler and Generator的用户比较和分析来自不同IP来源的.libs，从而选择最佳数据集，从而更好地进行PPA分析和缩短设计周期。

了解意法半导体如何使用Solido PVTMC Verifier来预测模拟参数在PVT上的分散，以及如何使用Solido增材学习来重复使用先前的结果，从而减少运行次数并加快验证阶段。

了解 Silicon Creations 如何利用西门子 SPICE 技术来管理不断增长的设计复杂性。重点介绍使 3nm 设计成为可能的最新性能增益，包括仿真结果。

了解与以前的解决方案相比，Siemens SPICE 和混合信号仿真工具如何帮助 LG 在锁相环 (PLL) 知识产权 (IP) 方面实现显著的性能和生产率改进。