Questa Visualizer 调试环境

在本次网络研讨会中，您将了解Verilog和VHDL的波形调试、源代码和连接调试如何与类和UVM调试紧密集成，以及交易查看功能，支持SystemVerilog、SystemC、C++和C环境。

在本次网络研讨会中，您将学习如何在 Post（波形课堂、示意图视图）、LiveSim 模式（断点）中应对复杂的 UVM 测试平台挑战，以及如何通过自动时间因果关系追溯更快地找到根本原因。

在本次网络研讨会中，您将了解到，当软件和硬件调试集成在一起时，可以将事件从软件追溯到硬件并追溯到整个SoC，从而节省时间并改进您的嵌入式软件调试技术。

在本次网络研讨会中，您将了解到您可以借助可用的设计和波形数据来分析和调试覆盖率问题，使用代码和功能覆盖率查找未发现的项目，使用覆盖率调试模式进行修复。

在本次网络研讨会中，我们将重点介绍实时模拟（交互式）调试，涵盖以下技术：设置断点和单步执行源代码，使用调用堆栈来了解当前的执行线程。




。

在本次网络研讨会中，您将了解适用于 VHDL 和 UVM 的 Visualizer Debug Environment，同时学习：波形和源代码调试、驱动和 X 跟踪、仿真后和实时仿真调试以及 UVM 调试。

。

在本次网络研讨会中，您将了解适用于 Verilog 和 UVM 的 Visualizer Debug Environment，同时学习；波形和源代码调试、驱动和 X 跟踪、仿真后和实时调试以及 UVM 调试。

。

在本次网络研讨会中，您将了解到 Visualizer 在所有窗口（包括波浪窗口、源代码窗口、监视窗口）中提供 UVM 可见性。断点可以是
集合，包括条件和基于实例。

在本次网络研讨会中，您将学习如何创建/更新 UVM 代码以使交易记录可用，如何在 Wave 窗口中进行交易调试——着色、搜索等，以及如何使用 UVMF 示例代码示例。

在本次网络研讨会中，我们将回答调试设计中低功耗时最常问到的九个问题，包括：低功耗调试为何如此复杂，隔离和保持功能是否正常，以及如何检查功耗意图。

在本次网络研讨会中，您将学习如何浏览复杂的 UVM 环境，快速找到绕过代码的方法，同时解决与 config_db、出厂和序列执行相关的十大常见的 UVM 提示问题。

在本次网络研讨会中，我们将批判性地审视过去、现在和未来的调试挑战，探讨SoC设计和验证中的现实情况（根据多年的经验），描述前沿技术。

在本次网络研讨会中，您将了解现代调试如何解决常见挑战，包括：高效的调试方法、在仿真中追踪驱动程序、调试 UVM、电源管理设计和调试长时间仿真运行。

在本次网络研讨会中，您将学习如何使用新旧学派——验证方法（UVM、随机化、黄金参考模型）来更快地发现问题并更好地回答 “我完成了吗”。

在本次网络研讨会中，您将使用 “浏览这个”（队列、对象句柄、关联数组都可以浏览）以及检查点和还原来学习测试平台的数据结构，以避免通过重置阶段来发现错误。