FPGA 设计

您的 FPGA 设计流程准备好迎接针对最新复杂 FPGA 的新型设计了吗？您是否在为无法协同工作的点工具而苦苦挣扎？您是否能够在所需的预算内实现QoR目标？您的PCB和FPGA团队能否合作以实现整体系统限制？

趋势与技术

新一类 FPGA 设计和方法

FPGA 越来越多地用于快速发展的细分市场（例如 5G、ML 和 AI）和安全关键/高可靠性设计。此类设计需要使用较新的方法，例如HLS或SEE缓解。此外，调试和验证这些大型设计也带来了挑战。

对于安全关键设计，Precision Hi-Rel提供故障安全机制（检测、屏蔽、缓解），以降低因辐射、振动或其他环境条件导致软错误发生和传播的可能性。

Catapult 和 Precision FPGA Precision FPGA Synthesis 工具之间的紧密集成和更好的算术运算符估计对于实现最佳 QoR 和缩短 C++/SystemC 设计的设计收缩时间至关重要。

FormalPro和Precision FPGA Synthesis Tool之间的集成可确保将合成的门级网表与具有复杂数字信号处理器和内存的黄金RTL设计相结合的速度加快几个数量级的验证。

Precision Synthesis 提供高质量的结果、行业独一无二的功能，并集成了 Siemens EDA 的 FPGA 流程——业界最全面的 FPGA 独立于供应商的解决方案。

业界领先的 C++/SystemC 高级综合，具有低功耗估计/优化。设计检查、代码和功能覆盖范围验证以及形式验证使 HLS 不仅仅是 “C-to-RTL”。

使用静态形式验证技术来证明设计在功能上与其黄金参考相同。使用 FormalPro 可以在几小时甚至几分钟内验证需要几天或几周的设计。

Questa One 智能验证解决方案提供基于人工智能的验证工具，开创了智能自动化，可突破传统限制，为团队提供无与伦比的速度、效率和可扩展性

HDL Designer 结合了深度分析功能、高级创作编辑器和完整的项目流程管理，可提高工作效率并实现可重复、可预测的设计过程。

消除 FPGA 和 PCB 设计组织之间的壁垒，以更高的准确性和速度实现并行设计流程。在印刷电路板布局的背景下优化 FPGA I/O。