专为应对 DFT 验证的挑战而设计
在全芯片片上系统 (SoC) 上高效处理网表或寄存器传输级别 (RTL),设计大小可达 40B
无论您是运行传统结构测试、存储器内置自检 (MBIST) 还是更高级的测试设计 (DFT),还是参数测试、I/O 表征甚至功能测试等格式,Veloce DFT App 都能处理在量产 SoC 上运行的所有各种 DFT 测试模式
联系我们的销售团队 1-800-547-3000

Veloce 测试设计 (DFT) 应用程序为测试模式验证提供了一种左移的设计方法。Veloce DFT App 是一个经过仿真优化的 DFT 模式验证流程,比传统软件仿真更快。DFT 应用程序与在 ATE(自动测试设备)上运行的所有各种类型的测试模式兼容。Veloce DFT App 与 Veloce Fault App 完全兼容,可准确测量故障覆盖范围或提供功能故障分级指标。它与Veloce Power App、功率分析和模式估计结合使用,以确保高度稳健的生产程序。
在全芯片片上系统 (SoC) 上高效处理网表或寄存器传输级别 (RTL),设计大小可达 40B
Veloce DFT 的性能比传统仿真高出几个数量级。在某些情况下,性能高达 16K 倍
Veloce DFT App 支持全行业标准测试接口语言 (STIL) 文件格式
为全面验证 SoC 而必须运行的测试模式数量会花费时间和金钱。这些大型图案集必须坚固耐用,并且在首次硅片时可以正常工作,因此它们不会危及生产交付进度。借助Veloce DFT App和基于仿真的加速(比软件仿真快1万倍以上),可以建立更正式的验证流程来实现既定目标。

使用Veloce DFT对设计进行结构分析,以根除生产程序中的覆盖漏洞。一旦发现了这组故障并产生了刺激,Veloce DFT和Fault Apps就会完全自动化运行测试和以迭代方式注入故障的过程。由此产生的故障覆盖率可以与 ATPG 覆盖率数据库合并,以获得最终的测试程序覆盖率。

结构性密度泛函测试方法在设计中添加了额外的非功能仅限测试的逻辑,其中电源网络和设计布局可能未针对这种额外逻辑进行优化,从而导致测试时出现功率、温度和速度事件,从而降低产量并影响项目收入。Veloce DFT应用程序和Veloce Power应用程序可以在设计和规划的早期深入了解功率事件和估计。
