Catapult 高级合成资源库

本次讲座将展示如何使用HLS根据单一算法描述快速创建和评估人工智能加速器的多个RTL实现。

设计流程包括硬件/软件协同设计和HLS，允许开发人员将计算密集型功能从在嵌入式处理器上运行的软件迁移到基于硬件的加速器，作为基于松散耦合的总线外设。

HLS 在芯片设计中的采用是由不断增加的设计和验证复杂性以及上市时间压力推动的。HLS通过缩短整体设计和验证流程，使设计人员能够更快地将芯片推向市场。

本节介绍如何使用 HLS 创建不同类型的加速器以及如何将其集成到 RISC-V 处理器设计中。将使用 AI 推理算法和加密算法作为示例。

本文描述了针对仓库规模视频转码的新加速器的大规模设计和部署。VCU 开发中采用的最先进的硬件设计流程使用了 Catapult。参见第 3.4 节。

这份按需培训学习路径向工程师介绍了 C++、HLS 以及 Catapult 在硬件设计中的使用。

此按需培训学习路径向用户介绍使用 SystemC 和 MatchLib 库进行HLS设计、调试和验证所需的设计概念。

该学习路径向用户介绍了 Catapult HLV 流程，使用已知和可信的技术对高级源进行严格的功能验证。

设计流程包括硬件/软件协同设计和HLS，允许开发人员将计算密集型功能从在嵌入式处理器上运行的软件迁移到基于硬件的加速器，作为基于松散耦合的总线外设。

HLS 在芯片设计中的采用是由不断增加的设计和验证复杂性以及上市时间压力推动的。HLS通过缩短整体设计和验证流程，使设计人员能够更快地将芯片推向市场。

本次研讨会使用基于 AXI 的 AI/ML 加速器来演示 HLS 如何快速从算法转变为基于 C 的设计、系统级性能分析以及具有 RTL 覆盖范围封闭的全面验证。

简介和技术细节，以了解HLS如何快速准确地探索其算法的功能/性能，快速进入FPGA实现以创建演示器/原型等。

这个由 8 部分组成的技术研讨会专为那些对 HLS 知之甚少以及熟悉其概念但想要真实示例将其应用于计算机视觉和深度学习实现的人士而设计。

以下视频系列介绍了使用 HLS 设计简单的 ML 加速器。

这个由 5 部分组成的系列分步介绍了如何使用 Catapult Design Analyzer 来分析和可视化合成结果、自动识别编码风格错误以及查明优化瓶颈。

这个由 9 部分组成的视频系列分步演示了使用 Catapult 高级综合将 C++ 浮点算法一直推向优化 RTL 所需的内容。