Skip to main content
此页面采用自动翻译显示。 改为用英语查看?

Catapult C++/SystemC 合成

Catapult 是 ASIC 和 FPGA 的领先的 HLS 解决方案。设计人员支持 C++ 和 SystemC,使用他们的首选语言工作,从而提高生产力和质量。与 Verilog 相比,编码减少了 80%,仿真速度最多可快 1,000 倍。HLS 设计和验证是您需要的优势。

关键功能

卓越的设计、验证和实施

Catapult 在 C++/SystemC 中为 ASIC/FPGA 制作高质量的 RTL 只需手动编码时间的一半。设计空间探索、下游 RTL 综合集成以及功耗估算/优化可实现更好的设计。设计检查、代码覆盖率和形式化可将RTL验证成本降低多达80%。

SystemC 和 C++ 的原生双语言支持

C++ 或 SystemC 是一种选择,它使团队可以灵活地决定最有效的设计任务方法是什么。无论是带有 AC 数据类型的顺序 C++ 的卓越仿真和验证速度 (hlslibs.org),或者使用 SystemC 和 MatchLib 进行显式并发建模(使用 AC 类型),Catapult 可以满足你的需求。

Product Image Catapult Fam C plus 2

有了 Catapult Flow,RTL 调试就完全消失了。C 模型在其环境中经过验证,并由此创建了按构造校正的 RTL。这大大减少了验证工作量。
朱塞佩·博南诺, 研发高级工程师, 意法半导体

Catapult 按需训练

Catapult 高级合成 (HLS) 按需培训库包含一组学习路径和模块,可向工程师介绍 HLS 和高级验证。

高级综合与验证小组

该小组将讨论使用西门子EDA HLS和HLV工具进行设计和验证的细节。加入有关新主题、功能、内容和技术专家的讨论。

HLSlibs

一组使用标准 C++ 实现的免费开放库,用于精确位的硬件和软件设计。这是一个交流HLS知识和知识产权的开放社区,可用于加速研究和设计。

带有蓝色水滴和白色书籍轮廓的图标。

HLS 设计和验证博客

博客涵盖下一代高级合成 (HLS) 设计和验证方法和技术。

耳机

弹射器支持

访问详细的文档、版本、资源等。

EDA 咨询

利用开发和设计经验以及方法专业知识的独特组合,帮助您应对复杂的技术和企业挑战,从而实现最大的业务影响。