Catapult 高级综合与验证活动

为边缘设备构建最节能的推理加速器，只有团队能够实现最低的每次推理能量，才能取得胜利。你需要满足严格的精度和区域要求才能获胜。

参加本次网络研讨会和 HLS 夏季黑客马拉松，利用 Catapult AI NN 将 Python 神经网络变成 RTL 人工智能加速器，探索 PPA 权衡，与 RISC-V 集成，并针对 FPGA 或 ASIC 边缘设计。

RISC-V：量身定制处理器以提高性能/效率。在本研讨会中，学习 HLS 构建和集成唤醒词推理协处理器，比较功耗、性能和面积增益。

边缘 AI 需要能效和性能。使用自定义硬件保持平衡！了解 HLS 如何从 Python 转变为定制硬件。构建 AI 加速器以进行唤醒词推理并测量 HLS 功率/性能增益。

了解电子设计人员如何使用 HLS 来部署定制的加速器。通过根据特定推断量身定制加速器，它的性能可以超过现成的 GPU/TPU，从而降低能耗。

加入我们在慕尼黑举办的同行技术会议，届时将分享涉及广泛主题的同行技术会议，这样您就可以探索新概念或深入了解自己的核心专业领域。

加入我们的北美活动，这是一个交流想法、信息和最佳实践的专门环境，使您能够发挥领导作用，与客户取得成功。

本讲座将介绍如何使用高级合成（HLS）来开发针对ASIC或FPGA技术的定制人工智能加速器。了解如何在边缘系统中实际部署 AI 推理。

嵌入式系统需要的计算能力超出了处理器所能提供的能力。硬件加速器提供了一种解决方案。本课程探讨了 HLS，将 C++ 转化为 ASICs/FPGA 的 RTL，并提供了机器学习和图像处理方面的真实示例。

该研讨会将介绍高级合成及其在快速准确地生产硬件加速器方面的优势。我们将介绍使用 HLS 对 Wakeword 算法进行分步设计和验证。

探索 SoftMax 架构和微架构，平衡性能、面积和边缘推理资源。探索敏捷的 FPGA 设计工作流程，以跟上不断演变的算法。

本次实践课程将向您介绍高级合成，这是一种将 C++ 函数转换为硬件实现的技术。你将创建一个 RISC-V 协处理器并将其集成到 Rocket Core 的设计中。

探索高级合成及其在快速准确地生产硬件加速器方面的优势。我们将介绍使用HLS逐步设计和验证Wake Word算法。

加入我们，探索 EDA AI 的能力，看看未来会怎样。我们将讨论专门构建的集中式 EDA 人工智能平台的宏伟愿景。

该研讨会将介绍高级合成及其在快速准确地生产硬件加速器方面的优势。我们将介绍使用 HLS 对 Wakeword 算法进行分步设计和验证。

获得有关在硬件中部署机器学习的挑战和解决方案的宝贵见解。了解 HLS 和 hls4ml 如何简化基于神经网络的硬件加速器的开发，是行业未来的基础。

User2User 是您学习、成长和与其他使用西门子 EDA 工具设计前沿产品的技术专家建立联系的机会。

学习如何使用 HLS 将 C++ 转换为 ASIC/FPGA 的 RTL，从而启用自定义加速器。会议涵盖了嵌入式系统机器学习和图像处理方面的 HLS 最佳实践和真实示例。

探索高级合成，快速、准确地创建硬件加速器。我们将介绍使用 Wakeword 算法进行的 RTL 设计和验证，并展示 Catapult AI NN，将 HLS 扩展到 Python 以加快人工智能硬件开发。

加入我们 DVCon US：参加我们的简短研讨会、午餐会、报纸和海报发布会。欢迎参观我们的 301 号展位，了解西门子如何帮助您更快地设计更智能的未来。

访问 Siemens EDA，重点关注语言、工具、方法和标准在电子系统和集成电路设计和验证中的实际应用，以改善您的流程。

访问 Siemens EDA，重点关注语言、工具、方法和标准在电子系统和集成电路设计和验证中的实际应用，以改善您的流程。

快来看看 Ankur Gupta 的主题演讲：人工智能如何重新定义边缘半导体设计
9 月 10 日星期二上午 11:15

DVCon Taiwan 是台湾半导体和 EDA 行业的设计和验证工程师、研究人员和管理人员举办的首屈一指的会议。

访问 Siemens EDA，重点关注语言、工具、方法和标准在电子系统和集成电路设计和验证中的实际应用，以改善您的流程。

本次讲座将展示如何使用HLS根据单一算法描述快速创建和评估人工智能加速器的多个RTL实现。

在 2024 年 6 月 23 日至 27 日在加州旧金山举行的 DAC 2024 上，拜访西门子电子设计自动化 (EDA) 专家。

嵌入式系统对计算能力的需求持续增长。将功能移至硬件加速器至关重要。HLS 通过将 C++ 函数转换为 ASIC 或 FPGA 的硬件描述来实现自动化，从而提高 IP 和 ML 的效率。

参加我们内容丰富的教程、午餐会、研讨会、论文和海报发布会，并参观我们的展位，了解西门子如何帮助您更快地设计更智能的未来。

我们将展示如何使用 HLS 将特定功能从 5G L1 堆栈迁移到硬件。HLS 可以实现原本可能无法实现的实际的 5G 部署。

该动手课将让学员使用HLS开发推理加速器。参与者将了解如何创建定制的推理加速器及其可以为嵌入式系统带来的好处。

了解AIHW的Tessent Embedded Analytics团队对人工智能系统芯片复杂功能行为的无与伦比的可见性和见解，并了解如何利用RISC-V架构的力量进行基于ASIC和FPGA的设计。

Catapult和PowerPro今年在DAC上举办了很多会议，其中包括来自NVIDIA的会议和来自Telechips的另一场会议。使用下面的按需链接查看我们的展位内演示。

C.E.A. 提出了一种连接开源 DL 框架 N2D2 和 Catapult HLS 的方法，以帮助缩短硬件加速器的设计过程，从而有可能跟上新的 AI 算法的步伐。

Telechips设计了AXI4主IP，该IP使用C++ HLS满足AXI4的全部规范，提供了对DMA模块的类似软件的访问，同时使用多个突发和突发信号实现了高吞吐量。

使用 Catapult HLS 在 FPGA 上管理 HEVC 编码器 (Kvazaar) 实现的复杂性

Panu Sjövall 博士将阐明他们如何使用 Catapult HLS 在硬件上实现嵌入式实时 HEVC 内部编码器。

本次网络研讨会介绍了一种基于值范围分析的简单而可靠的量化方法。

高级综合是北美和欧洲U2U的热门话题。查看我们所有的 2023 年 U2U 课程。

在IP层面，使用Catapult在一年内创建了一家互联网服务提供商，使用传统的RTL完成这项任务是不可能的。为了减少对设计师体验的依赖，我们引入了人工智能辅助的 DSE 工具。

了解有关 “使用 HLS 实现 Dataflow CNN 加速器的低功耗和功能安全的架构改进” 网络研讨会的更多信息。

了解 C++ 和 SystemC/MatchLib HLS 如何不仅仅是将 SystemC 转换为 RTL。我们将介绍语言选择、架构探索、功耗估算和优化，所有这些都是为了快速而廉价地提供具有竞争力的 RTL。

设计流程包括硬件/软件协同设计和HLS，允许开发人员将计算密集型功能从在嵌入式处理器上运行的软件迁移到基于硬件的加速器，作为基于松散耦合的总线外设。

了解如何使用高级综合从 Python 转变为可合成的 RTL，以比您想象的更快、更轻松地部署自定义 AI 加速器。

康奈尔推出了 HisParse：稀疏矩阵密集向量乘法加速器。借助 HLS 实现和仿真，他们的稀疏加速器可提供有希望的加速，同时提高带宽和能效。

FNAL 演示了可以在耐辐射的 ASIC 中实现 NN 自动编码器模型以执行有损数据压缩。这缓解了数据传输问题，同时保留了探测器能量分布的关键信息。

5G 标准向任何能够构建最好、最具成本效益的产品的人开放了硬件开发的世界。Catapult、Questa 和 Veloce 为 5G 系统设计提供集成、可靠的设计和验证解决方案。

本、特別招募待待演示ASA 微系统社、社长、三晴治者、“日本半人体寿命 ～ 新晋半体体系”，“日本半人寿命 ～ 新晋半体体系”。

在本次网络研讨会中，我们将分享这种新的数据驱动硬件设计模型，该模型可以显著改善硬件和软件，并针对特定应用进行了严格优化。

本教程将演示示例算法上的 HLS 算法从完整的软件实现向混合了硬件和软件元素的高性能、高效实现的转换。

概述 HLS 是什么以及如何使用它来创建特定应用的加速器。它将从硬件和软件的角度展示如何将这些加速器集成到基于处理器的系统中。

HLS 通过实现精确分区，使真正的硬件/软件协同设计成为可能
在软件和硬件加速器之间探索和交换功能以
优化总线流量、内存利用率和处理器负载。

HLS 在芯片设计中的采用是由不断增加的设计和验证复杂性以及上市时间压力推动的。HLS通过缩短整体设计和验证流程，使设计人员能够更快地将芯片推向市场。

本次讲座将探讨如何使用HLS来提供做出关键设计权衡决策所需的数据，并介绍HLS如何在MBSE流程中实现系统验证，以及HLS如何降低供应链风险。

为了了解哪种 Catapult HLS 流程更适合我们 JPL-NASA 的需求，我们在未定时 C++ 和定时 SystemC 中实现了 Harris Corner Detector 图像处理内核。将介绍从每个流程中吸取的经验教训。

本教程将从独特的角度探讨设计质量问题。

该研讨会将展示在不同抽象级别上运行的示例设计，探讨在设计过程的每个阶段可以实现的不同验证目标。

哈佛阐明了他们敏捷的算法硬件协同设计和协同验证方法，该方法由高级合成提供支持，这使他们能够将前端超大规模集成电路设计工作量减少几个数量级。

本次会议将展示如何使用HLS创建不同类型的加速器以及如何将其集成到RISC-V处理器设计中。将使用 AI 推理算法和加密算法作为示例。

在硬件中部署算法需要了解该算法及其数据依赖关系。我们将介绍一种从 C++ 描述中获得这些见解的自动方法，以及通过 HLS 自动获取 RTL 的路径。

在硬件中部署算法需要了解该算法及其数据依赖关系。我们将介绍一种从 C++ 描述中获得这些见解的自动方法，以及通过 HLS 自动获取 RTL 的路径。

本次网络研讨会演示了如何在更高的抽象级别上更快地实现全面验证，同时仍然应用已知和可信的 RTL 验证技术。

该演示将对 Catapult HLS 平台进行高级技术概述，您可以在未来的项目中使用该平台来加快开发过程。

在本次圆桌会议中，我们将讨论一些有趣的硬件/软件协同设计方法以及这些方法的优缺点。由 Siemens 的 Anoop Saha 和 Russell Klein 主持，哈佛大学的 Thierry Tambe 也加入了会议。

本次演讲将重点讨论边缘芯片，以及有助于在微型低成本节能硬件上部署强大的机器学习算法的设计选择。

人工智能有望在嵌入式系统中无处不在。了解如何将推理有效地部署在低功耗、计算受限的设备中，而无需携带非常长的延长线。

主题演讲涵盖了从HLS到硬件软件协同设计的赋能技术，涵盖了芯片设计过程的过去、现在和未来、颠覆和最新的技术趋势。