Catapult 高级综合与验证

Catapult 为基于 C++ 和基于 SystemC 的高级合成 (HLS) 拥有最广泛的硬件设计解决方案组合。Catapult 的物理感知、多 VT 模式、低功耗估计和优化以及一系列领先的验证解决方案使 Catapult HLS 不仅仅是 “C 到 RTL”。

Catapult High-Level Synthesis Solutions

Catapult 高级综合解决方案提供 C++ 和 SystemC 语言支持、FPGA 和 ASIC 独立性、ASIC 功率估算和优化以及最新的物理感知多 VT 区域和性能优化，以提升您的设计。

一个全面的 HLS 流程，以 C++ 或 SystemC 作为设计输入，针对针对频率和目标技术进行了调整的 ASIC、eFPGA 或 FPGA 实现。

当涉及到早期设计空间探索、功耗估算和低功耗 ASIC RTL 优化时，Catapult 会生成高效的 RTL，并使用我们的产品进行了优化 PowerPro 幕后技术。

Catapult AI 增强了 HLS，可加速设计探索、量化分析和性能、功耗和面积预测。

使用

Catapult HLV 平台，使用已知且可信的方法加速您的高级验证 (HLV) 流程。利用高级设计检查、代码/功能覆盖以及静态和形式化方法，将您的总体 SoC 验证周转时间和成本最多可减少 80%。

HLS 感知代码覆盖范围包括对语句、分支、条件、表达式 (FEC) 和数组访问覆盖的支持，以及受 SystemVerilog 启发的功能覆盖，支持覆盖组、覆盖点、分箱和交叉。

HLS 流程的早期正式发现错误、歧义和问题设计问题或用户限制错误。即使在时间和接口方面存在差异，Catapult Formal 仍支持验证和覆盖封闭流程。

SLEC 对照您的高级模型检查 RTL 的正确性。能够证明尽管语言、时间或抽象存在差异，但规范和实现是相同的。

Questa HL-SYC扩展进行高级设计验证，可以在流程的早期开始验证，从而帮助在合成之前消除问题。