Calibre PERC 和 3DPERC

集成电路设计和验证团队，从最初的IP电路设计人员到全芯片布局设计验证。在集成电路设计流程和验证流程中，Calibre PERC的使用非常广泛。早期的示意图验证可确保正在设计的结构不缺少任何关键元素，并且在那里的结构大小正确。在布局期间，使用Calibre PERC来验证这些设计的物理实现是否可靠，符合关键的设计稳健性和可靠性预期。

Calibre PERC的重点是实现传统物理验证工具无法实现的各种集成电路可靠性检查。它是静电放电 (ESD) 和闭锁检查领域的行业领导者，具有识别原理图或布局中用户定义的电路结构并应用适用于这些电路的精确设计规则的独特能力。它还可以标记原理图或布局中某些位置所需的电路元件，例如静电放电保护器件或电平转换器。

从早期的网表创建到最终的布局签核验证，支持全方位的设计流程。

对于大多数设计人员来说，运行 Calibre PERC 通常就像访问铸造厂为你正在使用的工艺节点提供的规则库一样简单。通常，CAD 团队会将这些规则套件提供给设计师/产品团队使用。铸造厂规则套牌可能包括许多流程。它们通常侧重于 ESD 和 EOS，可能包括点对点电阻、电流密度、闭锁和电压感知 DRC 流。

是的，Calibre PERC广泛使用了人工智能/机器学习功能，以确保在互连稳健性流程中高效运行作业。这些流程采用由人工智能/机器学习驱动的内部优化，可简化用户体验并提高工作效率。有关 Calibre AI/ML 产品的更多信息，请访问我们的 口径情报 页面。

Foundry 提供的签核规则套件为您的设计的可靠性验证创建了基准。由于铸造厂需要支持客户对每个工艺节点的广泛设计可靠性需求，因此它们可能无法针对您的设计任务进行优化。Calibre PERC 能够提供 SPICE 精确的瞬态仿真。这种情境感知型 ESD 仿真流程利用了设备故障模型和 Solido Simulation Suite。

是的，像许多设计方面的Calibre 工具一样，Calibre PERC已通过ISO 26262认证。要索取认证文件的副本，请发送电子邮件至 calibre.iso26262.disw @ siemens.com

培训可通过我们的 西门子 Xcelerator 学院 按需培训门户。

IC 设计和验证团队创建 3D IC 设计组件。

Calibre 3DPERC的重点是对三维集成电路组件进行可靠性验证。在装配环境中，可以巧妙地利用独立模具运行中的许多验证任务来提高生产率。

任何具有相应Calibre PERC规则并在 Calibre 3DStack 汇编中描述的集成电路设计。

用户推出Calibre 3DPERC与推出其他Calibre产品大致相同。利用来自Calibre 3DStack的装配信息来了解模具是如何组合在一起的。

要了解有关 Calibre 3D IC 产品的更多信息，请访问我们的专用页面，了解有关功能、解决方案以及我们工具如何改善您的设计流程的详细信息。点击此处深入了解： Calibre 3D IC。