随着集成电路（IC）设计复杂性的增加，传统的设计规则检查（DRC）方法难以跟上现代需求的步伐。传统的 DRC 工作流程最初是为更简单的自定义布局量身定制的，使用迭代的 “校正构造” 方法。但是，随着自动化、高级集成电路工具和多层设计层次结构成为标准，依赖顺序 DRC 方法通常会导致运行时间延长，资源使用效率低下。
西门子Calibre平台提供创新的物理验证解决方案，包括采用积极的 “左移” 方法的Calibre nmDRC Recon。通过在设计过程的早期转移验证任务，该集成电路工具显著缩短了调试时间，促进了不完整的数据处理，并加快了流片化之路。本文探讨了左移方法的优点，并演示了客户如何利用 Calibre NMDRC Calion 实现更快的研发周期、全面的设计规则检查范围以及优化计算硬件以实现更高效的物理验证。
