集成电路封装模拟

电压降和集成电路开关噪声分析

可以分析配电网络的电压降和开关噪声问题。识别潜在的直流电力传输问题，例如过大的压降、高电流密度、过孔电流过大和相关的温升，包括信号/功率/热影响的协同仿真。可以用图形和报告格式查看结果。

分析 s信号完整性 (SI) 设计周期中的问题

HyperLynx SI 支持通用 SI、DDR 接口信号完整性和时序分析、功率感知分析以及常用 SerDes 协议的合规性分析。从布线前的设计探索和 “假设” 分析到详细的验证和签核，所有这些都通过快速、交互式的分析、易用性以及与 Package Designer 的集成来实现。

全面的 SERDES 分析

SERDES 接口分析和优化包括 FastEye 图分析、S 参数仿真和 BER 预测。它们利用自动信道提取、接口级信道合规性验证和预布局设计探索。它们共同实现了SERDES信道分析的自动化，同时保持了准确性。

芯片内和芯片间寄生提取

对于模拟设计，设计人员必须仿真系统电路，包括寄生电路。对于数字化设计，设计人员必须对包括寄生在内的整个封装组件进行静态时序分析 (STA)。Calibre xAct 提供 TSV、正面和背面金属以及 TSV 与 RDL 耦合的精确寄生提取。

全三维电磁准静态 (EMQS) 提取

通过多处理创建全包模型，缩短周转时间。它非常适合功率完整性、低频 SSN/SSO 和完整系统 SPICE 模型生成，同时考虑到皮肤效应对电阻和电感的影响。作为 Xpedition Substrate Designer 不可或缺的一部分，它立即可供所有封装设计人员使用。

2.5/3D IC 封装热建模

对异构 2.5/3D IC 封装的热芯片-封装相互作用进行建模很重要，原因有很多。设计大型高功率设备，例如人工智能或高性能计算处理器，而不考虑如何散热，可能会导致以后出现问题，从而导致从成本、尺寸、重量和性能角度来看不太理想的封装解决方案。