概述
包签收
通过识别组件中每个芯片放置的每层几何形状，对多个芯片和基板组件进行设计验证。DRC 和 LVS 在模具之间的界面几何上执行，支持来自多个过程的模具。
关键功能
Foundry/OSAT 驱动的基板验证
当性能和上市时间控制潜在利润时，使用Calibre NMDRC进行物理验证可以取得成功。Calibre 规则套牌不断发展，以满足不断缩小的几何形状和复杂的制造方法的需求，早在您需要之前就已得到证实。
在设计中向左移制造 DRC
下一代封装解决方案需要在单一环境中对物理、电气、散热和制造性能进行成熟的自动签核，使设计人员能够以高效、可重复和自动化的流程管理所有这些流程。利用Calibre和HyperLynx进行验证，设计人员可以在最终批准之前识别和解决问题。
Foundry/OSAT 规则驱动的基材金属验证
基于方程的 DRC 技术 (eqDRC) 为大量复杂的设计和过程交互提供了用户可扩展性和快速运行时间。eqDRC 可以精确准确地描述复杂、多变量和非曼哈顿几何形状，以及直接影响性能和/或可制造性的二维/三维交互。
2.5/3D 堆叠式晶片组件的签核验证
提供堆叠模具组件的完整设计验证。为堆叠存储器、堆叠传感器阵列、基于介入器的结构或封装级 RDL 路由等组件提供 3D 组装 LVS。错误/问题直接交叉探测到设计中，以便立即注意。由 Xpedition Substrate Integrators 三维装配模型驱动。
芯片内和晶片间寄生提取
利用与 Valor 技术的集成，最大限度地提高从设计到制造的效率。在您仍处于有机基材设计阶段时识别潜在的制造问题。为了进一步简化流程，您可以定义设计过程的各个阶段，每个阶段都有自己的与该阶段相关的DFM检查清单。