集成电路封装工程数据管理 (EDM-P) 是一项新的可选功能,可为 i3D 和 xPD 数据库提供检出/检出修订控制。EDM-P 还管理集成 “快照” 文件以及用于构造设计的所有设计 IP 源文件,例如 CSV、Verilog、Lef/Def、GDSII 和 OASIS。使用 EDM-P 允许设计团队协作并跟踪 ICP 项目文件夹和文件的所有信息和元数据。它允许设计团队在录制之前验证设计中究竟使用了哪些源文件以消除错误。

半导体封装的新增内容 2504
2504 是一个综合版本,取代了 2409 版和 2409 版更新 #3。2504 包括 Innovator3D IC (i3D) 和 Xpedition Package Designer (xPD) 中的以下新功能/功能。
Innovator3D IC 2504 更新 1 中的新增内容
2504 Update 1 是一个综合版本,它取代了基本版本 2504 和 2409 及其所有后续更新。下载完整的情况说明书,了解有关此更新中最新功能的更多信息。

Innovator 3D IC 2504 更新 1
基准 2504 版本中引入了金属密度计算。此更新包括滑动窗口平均值计算,用于预测包裹变形。
借助此功能,您可以检查设计区域的平均金属密度,以查看应在何处添加或移除金属,从而最大限度地降低基材变形的风险。
这个新选项允许设计人员设置窗口大小和网格步长。用户还可以选择一种渐变模式,该模式可以与自定义颜色映射表一起使用,以获得在色彩图中的固定颜色之间自动插值的渐变颜色。
这是使用平面图作为虚拟模具的一部分,您可以按层次结构将其实例化到另一个平面图上。在 Lef/Def 导入期间,你现在可以选择生成一个接口来执行此操作。
我们现在有一个 “添加新模具设计” 功能来创建基于平面图的 VDM(虚拟模具模型)。基于平面图的新型 VDM 是多线程的,对于大型模具具有更高的性能。
最初是在 2504 版本中发布的,我们导出了 Interposer Verilog 和 Lef Def 来驱动 IC 布局和布线工具,例如 Aprisa,目的是使用铸造厂的PDK对硅中介层进行布线。
在本版本中,我们在提供设备级 IC P&R Lef/Def/Verilog 方面又向前迈进了一步。
如果你的设计中有硅桥或硅中介层,并且需要使用集成电路P&R工具和铸造厂提供的PDK进行布线,那么这很有价值。
为此,您需要转到 silcon 桥接器/中介器设备定义,将带有 padstack 定义的 LEF 和带引脚的 DEF 导出为这些挂架的实例,并导出带有 “功能信号” 端口的 Verilog,这些端口由内部网络连接,引脚表示为模块实例。
在此版本中,我们为此添加了功能和 GUI 支持:选中 “导出为 padstack 定义” 复选框。
您可以提供要在宏上看到的图层列表,并控制导出的图钉的名称。
2504 年,我们发布了自动生成草图计划的第一步。
在此版本中,我们智能地形成针状集群,并将它们连接到模具的最佳侧面,从而通过草图计划逃脱。
高级集群架构
- 实施了复杂的两阶段聚类方法
- 通过双成分分析(来源和目标)增强引脚组织
- 智能异常值检测和过滤机制
这提供了精确、合乎逻辑的引脚聚类结果,从而提高了效率并减少了手动调整。
草图计划的起点/终点计算:
对组件之间连接的规划方式进行了重大改进,使其更加自然和高效。
此版本中生成草图计划的一些关键功能包括:
- 使用基于图钉组图案的形状,而不仅仅是矩形
- 处理不规则的引脚组图案
- 通过逃离组件轮廓外,在草图计划的起点和终点创建连接点
寻找最佳连接点
- 考虑到由一组别针形成的形状
- 定位形状最接近组件轮廓边缘的位置
- 选择最佳位置,以提供尽可能短的路径
Innovator3D IC 2504 发布
i3D 现在可以导入和导出 3Dblox 文件,这些文件包含支持所有三个数据阶段(Blackbox、Lef/Def、GDSII)的完整封装组件。i3D 还可以创作和编辑 3Dblox 数据,使其能够推动下游的设计、分析和验证生态系统。它具有内置调试器,可以在读取3Dblox期间识别3Dblox语法问题,这在处理第三方3Dblox文件时非常有用。
为了实现预测性规划和分析以提供更具可操作性的结果,我们引入了许多新功能,例如电源和地平面原型设计以及导入统一功率格式 (UPF) 以实现更准确的 SI/PI 和热分析的功能。由于测试是多芯片异构集成中的主要挑战,我们整合了Tessent的多晶片测试设计(DFT)规划能力。
设计人员现在可以分析设备和平面图中的金属密度,从而开发出可最大限度地减少变形和应力的凹凸图案。函数以数字和叠加图报告密度。设计人员可以调整精度,在精度与速度之间进行权衡。
2409 年推出的新用户体验的主要目标之一是提高设计人员的工作效率。作为其中的一部分,我们将引入人工智能驱动的预测命令,这些命令可以学习用户如何设计和预测他们接下来可能要使用的命令。
随着先进封装越来越大,集成了更多的特定应用集成电路 (ASIC)、小芯片和高带宽存储器 (HBM),连接性急剧增加,使设计人员更难优化布线连接。Innovator3D IC的第一个版本中提供了连接优化,但很快就发现设计超出了其能力。这导致了对新的优化引擎的全面设计,该引擎可以处理新出现的设计复杂性,包括差分对。
现有的 3D 平面图视图是验证设计的设备和图层堆叠的最简单方法。现在,使用新的 z 轴仰角控件可以更轻松地直观地验证您的设备组装。这会考虑组件类型、单元格形状、堆叠层、方向和零件堆栈定义。
Xpedition Package Designer 2504 发布
目标软件开发场景中的交互式编辑性能持续改进:
- 在大型网络上移动奇数角度轨迹——最多可加快 77%
- 追踪线段在推开追踪后向原始位置移动 — 最多快 8 倍
- 拖动包含巨大网络屏蔽轨迹的跟踪总线,速度最多可提高 2 倍
- 掩盖庞大的网络轨迹 — 速度最多可提高 10 倍
- 启用主动间隙后,对大型封装设计中的强制顺序网进行交互式编辑,速度最多可提高 16 倍
通常,仅需要对设计的特定区域进行详细分析,例如三维电磁 (3DEM) 建模。输出整个设计非常耗时,而且通常会很慢。这项新功能允许导出需要仿真或分析的指定布局设计区域,从而提高了布局和HyperLynx之间的信息交换效率。
设计人员现在可以从生成的用于基板制造的ODB++文件中过滤掉eDTC组件。
下载发行版
注意:以下是发布要点的简要摘要。Siemens 客户应参阅上面的发布要点 支持中心 以获取有关所有新功能和增强功能的详细信息。