3D IC 设计和封装解决方案

3D IC 是一种新的设计范式，由 IC 技术扩展的回报递减（又名摩尔定律）驱动。3D IC 利用新的先进封装技术，可以将一个或多个小芯片集成到单个封装中。小芯片是经过优化的集成电路 (IC)，可集成到单个封装中。

3D 集成电路设计需要将多域 ECAD/MCAD 工具无缝集成到高度集成的设计平台（称为 3D IC 工作流程）中。利用西门子广泛的领先EDA和MCAD工具组合，提供了一套全面的工作流程，涵盖了从系统级分解到制造移交的各个方面，使客户能够设计这些复杂的、基于小芯片的设计。

3D IC 工作流程还需要与一整套设计套件紧密集成，以实现基于小芯片的 3D IC 设计的设计、集成和组装。为了实现小芯片生态系统，西门子在与其他 EDA 供应商合作推动新的 CDX/OCP 3D 集成电路设计套件 (3DK) 计划方面发挥了领导作用。西门子正在赞助并积极推动JEDEC行业标准机构采用这些新的行业标准，并承诺在其工具和工作流程中正式采用这些新标准。

3D IC 技术支持基于系统的方法将电子系统或子系统分解为基于小芯片的系统级封装 (SiP) 设计，从而提高性能、降低成本、减少外形尺寸以及更灵活、更具成本效益的产品变体。

Siemens 3D IC 工作流程支持建筑规划/分析、物理设计规划/验证、电气和可靠性分析，以及通过制造移交的测试/诊断支持。

工作流程将电气/可靠性分析结果集成并反向注释到设计规划/实施工具中，使设计人员能够进行早期预测、设计内和签核分析。这种新的预测分析功能使设计人员能够尽早了解性能和可靠性，以便在执行大量物理设计资源之前进行架构探索。设计内分析使设计团队能够在设计过程中以交互方式进行检查，并根据需要进行设计更改，而不必等待对已完成的设计进行签核检查。在最终设计上进行签核检查，以确保设计样本在发布到制造之前的功能性、性能和可靠性/可制造性。

Siemens 3D IC 解决方案包括五个工作流程，支持架构规划和分析、物理设计和验证、电气分析、可靠性分析以及 3D IC 测试规划和分析支持。此外，集成的机械设计和分析工作流程可用于支持机械封装设计和系统级、热/机械签核级别分析。尽管西门子包含相应工作流程所需的所有工具，但模块化架构支持集成其他同类最佳和/或现有客户工具和工作流程。

西门子在 3D IC 设计工作流程中提供一流的封装规划和 3D 堆栈验证工具。集成的电气和可靠性工作流程支持对多层 2.5/3D 设计进行早期预测、设计中和签核分析。测试工作流程促进了封装/小芯片设计团队与利用一流的西门子多模 DFT 工具套件的 DFT/测试团队之间的协作。

3D 集成电路技术为系统设计人员提供了几乎无限的灵活性，可以将他们的设计划分成小芯片，每个芯片都在最适合每种功能的 IC 技术节点中进行了优化。架构规划和设计工作流程促进了系统/RTL 设计团队与封装/小芯片设计团队之间的协作，利用预测分析，在对潜在的非最优或病态设计部署昂贵而耗时的设计植入之前，高效地找到最佳架构。

设计内分析使物理设计和电气/可靠性分析团队能够在实施阶段验证设计，在物理设计完成后进行签核检查之前发现错误，从而避免返工和相关的进度延迟。

谨慎、提前和经过验证的 DFT/测试工作流程使新产品推出期间能够及时启动测试（NPI）该计划的阶段允许半导体产品尽早进入市场。