铸造支持

GlobalFoundries Inc.（GF）是全球领先的半导体制造商之一，为前沿和主流技术提供独特的设计、开发和制造服务。GlobalFoundries正在通过开发和提供功能丰富的工艺技术解决方案，重新定义创新和半导体制造，这些解决方案可在普遍的高增长市场中保持领先地位。GlobalFoundries和Siemens EDA经常合作开展各种项目，以提高其共同客户的设计、验证和制造过程的效率和成果。

全球铸造厂

GlobalFoundries 覆盖表

✔：已认证；要求：仅限服务请求

[1]：MPower Digital 已通过所有技术节点的认证。格芯未正式支持模拟，但MPower产品团队可能会根据要求为客户提供支持。

[2]：Calibre SmartFill 的 POR（记录计划）低于 20 纳米，虚拟填充高于 20 纳米。

[3]：45 纳米工艺节点特别支持 RF SOI CMOS 技术。

[4]：55nm 有 DRC+ 套件，但 65nm 没有。

[5]：Calibre PERC 套牌仅适用于 55LP PDK，但不适用于其他 65/55nm PDK。

●：对于那些未经认证的流程节点，Siemens 将提供技术文件。请就您的请求与 Aprisa 产品团队联系。

英特尔铸造厂提供广泛的制造服务，以满足您独特的产品需求，从掩模生成到晶圆制造，再到行业领先的分拣和测试能力。英特尔先进的封装技术允许将不同的计算引擎集成到多个处理技术中，其性能参数与单个芯片相似，但平台范围远远超过单芯片集成的芯片尺寸限制。作为研发（R&D）和制造领域的全球领导者，英特尔不断寻求为每个现有和不断发展的细分市场优化和提供行业领先的平台解决方案，与我们的客户一道。

英特尔铸造厂

英特尔代工加速器——EDA Alliance致力于建立一个生态系统，用于设计和制造基于英特尔铸造厂前沿工艺技术制造的下一代片上系统（SoC）。该计划促进了英特尔Foundry与其生态系统合作伙伴之间的合作，重点是降低风险和解决设计障碍，同时缩短共同客户产品的上市时间。作为联盟的一部分，Siemens EDA将与英特尔铸造厂密切合作，为英特尔世界一流的流程优化其一流的集成电路设计工具、流程和方法。

英特尔代工加速器-EDA Alliance

英特尔代工承保范围表

✔：已认证（截至 2026 年 7 月）

[*]：xAct 已在英特尔 Foundry 18A 处理节点上启用寄生提取，但未向外部客户发布。

嵌入式多芯片互连桥 (EMIB)

嵌入式多芯片互连桥 (EMIB) 是一小块嵌入有机封装衬底腔中的硅片。它提供了高速高带宽芯片到芯片的接口路径。Siemens 提供经认证的设计流程，包括 DIE/封装协同设计、功能验证、物理布局、散热、SI/PI/EMIR 分析和装配验证。

三星铸造厂为客户提供具有竞争力的工艺、设计技术、知识产权和大批量制造能力，拥有一整套先进的工艺技术，包括适用于3D/2.5D的集成封装解决方案以及灵活高效的基于云的设计环境。作为合作伙伴 三星高级铸造生态系统 (SAFE™) 计划中，Siemens EDA与三星铸造厂开展联合项目，以使他们共同的客户所依赖的先进平台和技术能够将日益复杂的设计变为现实。

三星铸造厂

三星承保表

✔：已认证（截至 2026 年 7 月）

[1]：mPower Analog 已获得 4LPP、14LPU、LL1318GPF 认证，mPower Digital 已获得 5LPE 认证。

[2]：Calibre SmartFill 的 POR（记录计划）低于 20 纳米，虚拟填充高于 20 纳米。

●：Siemens将为尚未认证的流程节点提供技术文件。如有任何要求，请联系 Aprisa 产品团队。

台湾半导体制造公司（TSMC）开创了纯粹的代工商业模式。选择不以自己的名义设计、制造或销售任何半导体产品，台积电成功的关键一直是专注于客户的成功。台积电制造的半导体为庞大而多样的全球客户群提供服务，其应用范围广泛，包括智能手机、高性能计算、物联网 (IoT)、汽车和数字消费电子产品。

台积电

台积电EDA Alliance减少了客户采用台积电工艺技术的设计障碍。作为EDA Alliance的合作伙伴，Siemens EDA与台积电的设计技术团队密切合作，通过启用符合台积电先进工艺开发路线图的新 EDA 工具功能，以及在参考流程中实施台积电的设计方法，满足客户共同的设计需求。通过这种合作，台积电和西门子EDA使共同的客户能够在更短的时间内更好地实现其PPA目标。

台积电 EDA Alliance

台积电覆盖表

✔：已认证；WIP：正在进行中（截至 2026 年 7 月）

[1]：Calibre SmartFill 的 POR（记录计划）低于 20 纳米，虚拟填充高于 20 纳米。

[2]：mPower Analog 已获得全面认证，而最新工艺衍生变体的mPower Digital认证正在进行中。

[3]：截至今日，对最新工艺衍生变体的Aprisa 2nm支持已抢先获得。目前正在与一级客户合作开发 N2 生产流片。

●：Siemens将为尚未认证的流程节点提供技术文件。如有任何要求，请联系 Aprisa 产品团队。

IC 封装工作流程认证

我们与台积电的持续合作成功地为其InFo集成技术提供了自动化工作流程认证，该技术是台积电的一部分 3D 面料 平台。对于共同的客户，该认证允许使用一流的 EDA 软件和行业领先的先进封装集成技术开发创新且高度差异化的最终产品。

我们的自动化 Info_OS 和 Info_POP 设计工作流程是 现已获得台积电认证。这些工作流程包括 Innovator3D IC， HyperLynx DRC，以及 Calibre nmDRC 技术。

集成粉丝群 (InFo)

根据台积电的定义，InFo是一个创新的晶圆级系统集成技术平台，具有高密度RDL（再分配层）和TIV（通过InFo Via），可实现高密度互连，为各种应用提供性能，例如移动、高性能计算等。InFo 平台提供针对特定应用进行了优化的各种 2D 和 3D 封装方案。

Info_OS 利用 InFo 技术并具有更高的密度 2/2µm RDL 线宽/空间，可为 5G 网络应用集成多个高级逻辑芯片。它支持在 SoC 上混合焊盘间距，在 >65 x 65mm 的基板上具有最小 40µm 的 I/O 间距、最小 130µm 的 C4 铜凸块间距和 > 2 倍的标线尺寸 InFO。

Info_POP 是业界首款三维晶圆级扇出封装，采用高密度 RDL 和 TIV，可将移动接入点与 DRAM 封装堆叠功能集成到移动应用中。与 Fc_POP 相比，Info_POP 由于没有有机基材和 C4 碰撞，因此具有更薄的外形和更好的电气和热性能。

基板上的晶圆芯片 (CoWOS)

在 3D 瞄准、AI 和 HPC 中集成了逻辑和内存。Innovator3D IC 创建、优化和管理整个 CowOS 设备组件的 3D 模型。

晶圆之战 (WoW)

Innovator3D IC 创建、优化和管理三维数字双胞胎模型，以推动详细设计和验证。

集成芯片上的系统 (SoIC)

Innovator3D IC优化和管理三维数字双胞胎模型，该模型使用Calibre技术推动设计和验证。

Tower Semiconductor为汽车、消费品、医疗、工业、航空航天和国防等世界上最令人兴奋和不断增长的领域的最前沿提供先进的模拟技术和制造解决方案。塔半导体专门为制造差异化产品提供定制的模拟解决方案，提供尖端的工艺技术，包括射频 (RF)、高性能模拟 (HPA)、集成电源管理、CMOS 图像传感器 (CIS)、非成像传感器 (NIS) 和混合信号CMOS，以及微机电系统 (MEMS) 功能。为了补充其先进的技术平台，该公司还提供设计支持服务，提供成熟而有价值的工具，以实现快速而准确的设计周期。

塔式半导体

✔：已认证；要求：根据客户要求

[1]：应客户要求，所有节点均支持 mPOWER。

联合微电子公司（UMC）为三维集成电路集成提供高质量的混合键合或芯片和晶圆。

全球领先的半导体代工厂

提供高质量的集成电路制造服务和各种专业技术，为电子行业的所有主要领域提供服务。

3D IC 混合粘合工作流程

为使用 Innovator3D IC Integrator 和 Calibre 技术进行三维 IC 组装验证和寄生提取提供代工设计套件。 阅读新闻稿了解更多详情。

UMC 覆盖率表

✔：已认证；WIP：正在进行中；要求：仅限服务请求

[1]：Calibre SmartFill 的 POR（记录计划）低于 20 纳米，虚拟填充高于 20 纳米。