Các thiết bị thế hệ tiếp theo ngày càng có kiến trúc phức tạp kết nối các khuôn theo chiều dọc (IC 3D) hoặc cạnh nhau (2.5D) và hoạt động như một thiết bị duy nhất. Phần mềm Tessent Multi-die cung cấp tự động hóa toàn diện cho thiết kế rất phức tạp cho các tác vụ thử nghiệm (DFT) liên quan đến các thiết kế này.
Tăng tốc và đơn giản hóa đáng kể các tác vụ thiết kế cho thử nghiệm (DFT) quan trọng cho các mạch tích hợp (IC) thế hệ tiếp theo dựa trên kiến trúc 2.5D và 3D với Tessent Multi-die.
Tessent Multi-die cung cấp giải pháp tự động hóa DFT toàn diện cho các tác vụ rất phức tạp liên quan đến thiết kế IC 2.5D và 3D và hoạt động liền mạch với Tessent TestKompress, Mạng quét trực tuyến và phần mềm IJTAG.
Tessent Multi-die tích hợp liền mạch với các sản phẩm Tessent khác bằng cách sử dụng nền tảng Tessent tích hợp.
DFT nhanh hơn, đơn giản hơn cho phép các nhóm thiết kế IC tạo ra phần cứng tuân thủ nhanh chóng. Công nghệ DFT theo kịp các thiết kế đa chiều cho phép thực hiện thử nghiệm nhanh hơn và tối ưu hóa chi phí thử nghiệm sản xuất.
Xem khi Vidya Neerkundar, Giám đốc sản phẩm Tessent, giải thích cách Tessent Multi-die cho phép triển khai DFT hoàn toàn tự động cho các thiết kế có tỷ lệ ngang (thiết bị 2.5D), được xếp chồng lên nhau (3D) hoặc kết hợp cả hai cấu hình và cách kiến trúc cho mỗi khuôn có thể duy trì độc lập bất kể logic nào cần được kiểm tra bên trong hoặc trên khuôn.
Khám phá và cung cấp sự khác biệt sản phẩm nhanh hơn bằng cách sử dụng tích hợp không đồng nhất 3D của nút và chip được tối ưu hóa hiệu suất với giải pháp công nghệ IC 3D hàng đầu thị trường của Siemens EDA.
Đối mặt với những hạn chế sản xuất liên quan đến kích thước khuôn? Những thiết kế tiên tiến này đã đẩy các giải pháp thiết kế để thử nghiệm hiện tại đến giới hạn. Trong bài báo này, chúng tôi phác thảo một con đường dẫn đến các giải pháp DFT có thể mở rộng sang chiều thứ ba để cung cấp câu trả lời toàn diện và giá cả phải chăng cho câu hỏi này.
Chip AI có các mục tiêu tích cực về thời gian đưa ra thị trường. Các nhà thiết kế có thể giảm đáng kể thời gian sử dụng DFT và silicon bằng cách sử dụng các kỹ thuật được mô tả trong bài báo này.
Phần mềm Tessent Multi-die của Siemens EDA cho phép tự động hóa cho IC 3D. Tải xuống tờ thông tin này để tìm hiểu thêm về phần mềm Tessent Multi-die
Kỹ sư chính của Intel Dave Dehnert nói về việc sử dụng Tessent Streaming Scan Network trên một SoC lớn.
Janusz Rajski, Phó Chủ tịch Kỹ thuật trong nhóm Tessent trình bày bài phát biểu quan trọng tại Hội nghị chuyên đề Kiểm tra Châu Âu năm 2023 về vai trò của quản lý vòng đời silicon trong thiết kế thử nghiệm (DFT).
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)