Clock Analyzer là một công cụ trực quan hóa, phân tích và xác minh logic đồng hồ. Được sử dụng trong phân tích đồng hồ trước CTS và xác minh cây đồng hồ hậu CTS, nó giúp các nhà thiết kế hiểu được sự lan truyền đồng hồ và cấu trúc liên kết và hợp nhất các điểm để gỡ lỗi các vấn đề về cây đồng hồ, nhóm lệch và bất kỳ xung đột chế độ nào.
Clock Analyzer tạo ra một sơ đồ trực quan chi tiết về kiến trúc đồng hồ, logic đồng hồ, cấu trúc liên kết đồng hồ và dạng sóng, giúp hiểu được sự lan truyền đồng hồ trên SOC và khả năng đơn giản hóa sơ đồ đồng hồ để dễ đọc. Các nhà thiết kế có thể khám phá logic đồng hồ trong việc xác định các tương tác đồng hồ, ngoại lệ cây đồng hồ, nhóm lệch, xung đột chế độ hoặc các thông tin khác như vậy.
Clock Analyzer giúp RTL và các kỹ sư triển khai thiết kế đồng hồ để giảm thiểu thời gian gỡ lỗi trong việc hiểu cấu trúc liên kết mạng đồng hồ. Các kỹ sư triển khai có thể xác định các ràng buộc về thời gian CTS để loại bỏ các lần lặp CTS.
Cung cấp khả năng kiểm tra việc triển khai CTS trên các miền nguồn, các vấn đề cân bằng, DRC, ngoại lệ cây đồng hồ, xung đột chế độ và xác nhận bất kỳ SDC nào được liên kết với CTS.
Phân tích các nhánh mạng đồng hồ, Clock Analyzer có thể xác định và tối ưu hóa nhóm lệch các nhánh độc lập của mạng đồng hồ để giảm diện tích, năng lượng cũng như tắc nghẽn mạng đồng hồ.