Danh mục phần mềm Gencellicon

Gencellicon là bộ sản phẩm đóng cửa định thời gian và lập kế hoạch thiết kế ban đầu của Siemens EDA cung cấp giải pháp toàn diện giúp tăng tốc thời gian đóng cửa trên toàn bộ các hoạt động thiết kế, bao gồm:

1. Giới hạn thời gian tác giả, biên dịch, chứng nhận, xác nhận chính thức và quản lý bằng cách tiếp cận đa chế độ
2. Lập kế hoạch thiết kế sớm để dự đoán các kịch bản phân vùng tối ưu, ước tính số liệu PPA và phát triển sơ đồ mặt bằng sớm
3. Phân tích đồng hồ trước và hậu CTS, bao gồm tạo tệp hướng dẫn CTS chứa các ngoại lệ đồng hồ và định nghĩa nhóm lệch

Khi các thiết kế SoC ngày càng phức tạp - được thúc đẩy bởi sự tích hợp nhiều tính năng hơn và các yêu cầu PPA chặt chẽ hơn - các nhà thiết kế phải đối mặt với nhiều lần lặp lại tốn kém và tốn thời gian để tối ưu hóa chức năng, hiệu suất và khả năng sản xuất.

Việc phát triển và xác nhận các hạn chế về thời gian là rất quan trọng đối với mọi giai đoạn của quy trình triển khai. Các nhà thiết kế phải tạo và quản lý các kiểu ràng buộc khác nhau để hỗ trợ các nhiệm vụ khác nhau.

Thiết kế đồng hồ cũng ngày càng trở nên phức tạp với chức năng chip ngày càng phát triển, đòi hỏi nỗ lực đáng kể để phân tích, loại bỏ dư thừa và hướng dẫn công cụ CTS hướng tới cấu trúc cây đồng hồ tối ưu.

Bộ Gencellicon giải quyết những thách thức chính trong phát triển chip và thời gian đóng cửa bằng cách tự động hóa và đẩy nhanh quá trình thiết kế. Khi kết hợp với phương pháp thay đổi sang trái, nó cho phép các chu kỳ thiết kế SoC có thể dự đoán được và hiệu quả hơn - giảm chi phí, lịch trình và lặp lại thiết kế. Nó cũng tạo điều kiện cho việc đăng ký RTL chất lượng cao, giảm thiểu nguy cơ làm lại từ tổng hợp hoặc P & R trở lại RTL.