Khi các nhà thiết kế chuyển mô tả cấp cao vào RTL hoặc tối ưu hóa năng lượng sang RTL, họ phải biết liệu kết quả có tương đương chức năng với bản gốc hay không. Các động cơ SLEC cung cấp các giải pháp để kiểm tra tương đương RTL bằng tay, Tổng hợp cấp cao (được tạo bằng máy phóng) và tối ưu hóa công suất.
Kết hợp với một loạt các công cụ tốt nhất trong phân khúc, phương pháp xác minh mạnh mẽ này cho phép các chiến lược săn lùng lỗi, kiểm tra giới hạn và chống lại đầy đủ. SLEC được thiết kế để bổ sung cho xác minh dựa trên mô phỏng điển hình và nó được tích hợp với các công cụ gỡ lỗi như Siemens EDA Visualizer để hiểu các sai lệch.
Đối với các thách thức xác minh chính thức thủ công khó khăn nhất liên quan đến việc triển khai phức tạp trong RTL được mã hóa bằng tay. Hệ thống SLEC cung cấp các khả năng cho phép chứng minh chính thức về các khối thiết kế đầy thách thức như phép nhân dấu phẩy động chính xác kép, cộng nhiều và các vấn đề khác mà đơn giản là không thể mô phỏng đầy đủ trong RTL.
Thư viện đào tạo theo yêu cầu Catapult High-Level Synthesis (HLS) chứa một tập hợp các lộ trình học tập với các mô-đun để giới thiệu các kỹ sư về HLS và xác minh cấp cao.
Một nhóm thảo luận về các điểm thiết kế và xác minh chi tiết hơn bằng cách sử dụng các công cụ HLS và HLV của Siemens EDA. Tham gia thảo luận về các chủ đề, tính năng, nội dung và chuyên gia kỹ thuật mới.
Một bộ thư viện miễn phí và mở được triển khai trong C ++ tiêu chuẩn để thiết kế phần cứng và phần mềm chính xác bit. Đó là một cộng đồng mở để trao đổi kiến thức và IP cho HLS có thể được sử dụng để đẩy nhanh cả nghiên cứu và thiết kế.
Blog bao gồm các phương pháp và kỹ thuật thiết kế và xác minh tổng hợp cấp cao (HLS) thế hệ tiếp theo.
Truy cập tài liệu chi tiết, bản phát hành, tài nguyên và hơn thế nữa.
Giúp bạn đạt được tác động kinh doanh tối đa bằng cách giải quyết các thách thức phức tạp về công nghệ và doanh nghiệp với sự pha trộn độc đáo giữa kinh nghiệm phát triển và thiết kế và chuyên môn về phương pháp luận.