
Thiết kế bộ gia tốc miền cụ thể với HLS
Các hệ thống nhúng đòi hỏi sức mạnh tính toán nhiều hơn bộ xử lý có thể cung cấp. Bộ tăng tốc phần cứng cung cấp một giải pháp. Phiên này khám phá HLS, biến C ++ thành RTL cho ASIC/FPGA, với các ví dụ thực tế trong ML và xử lý hình ảnh.
Ngày 11 tháng 3 lúc 11 giờ sáng Phiên 4.4






































