Mô phỏng gói IC

Phân tích giảm điện áp & tiếng ồn chuyển mạch IC

Mạng phân phối điện có thể được phân tích về các vấn đề giảm điện áp và nhiễu chuyển mạch. Xác định các vấn đề cung cấp năng lượng DC tiềm ẩn như sụt áp quá mức, mật độ dòng điện cao, dòng điện quá mức và tăng nhiệt độ liên quan bao gồm đồng mô phỏng cho tác động tín hiệu/công suất/nhiệt. Kết quả có thể được xem xét ở định dạng đồ họa và báo cáo.

Phân tích stính toàn vẹn tín hiệu (SI) các vấn đề trong chu kỳ thiết kế

HyperLynx SI hỗ trợ SI đa năng, tính toàn vẹn tín hiệu giao diện DDR và phân tích thời gian, phân tích nhận thức năng lượng và phân tích tuân thủ cho các giao thức SerDes phổ biến. Từ khám phá thiết kế trước tuyến đường và phân tích “nếu như thế nào” thông qua xác minh và đăng ký chi tiết, tất cả đều có phân tích nhanh chóng, tương tác, dễ sử dụng và tích hợp với Trình thiết kế gói.

Phân tích SERDES toàn diện

Phân tích và tối ưu hóa giao diện SERDES bao gồm phân tích sơ đồ FastEye, mô phỏng tham số S và dự đoán BER. Chúng sử dụng trích xuất kênh tự động, xác minh tuân thủ kênh cấp giao diện và khám phá thiết kế trước bố cục. Cùng với nhau, chúng tự động hóa phân tích kênh SERDES trong khi vẫn giữ được độ chính xác.

Khai thác ký sinh trùng trong khuôn và giữa các khuôn

Đối với thiết kế tương tự, nhà thiết kế phải mô phỏng mạch hệ thống, bao gồm cả ký sinh trùng. Đối với thiết kế kỹ thuật số, nhà thiết kế phải chạy phân tích thời gian tĩnh (STA) trên cụm gói hoàn chỉnh, bao gồm cả ký sinh trùng. Calibre xACT cung cấp khả năng khai thác ký sinh chính xác các TSV, kim loại mặt trước và mặt sau, và khớp nối TSV sang RDL.

Khai thác điện từ-gần tĩnh (EMQS) hoàn toàn 3D

Tạo mô hình gói đầy đủ với đa xử lý để có thời gian quay vòng nhanh hơn. Nó phù hợp lý tưởng cho tính toàn vẹn nguồn điện, SSN/SSO tần số thấp và tạo mô hình SPICE hoàn chỉnh hệ thống trong khi tính đến tác động của hiệu ứng da đối với điện trở và độ tự cảm. Là một phần không thể thiếu của Xpedition Substrate Designer, nó có sẵn ngay lập tức cho tất cả các nhà thiết kế gói.

Mô hình nhiệt gói 2.5/3D IC

Mô hình hóa các tương tác gói chíp nhiệt 2.5/3D không đồng nhất của gói IC là quan trọng vì một số lý do. Thiết kế một thiết bị công suất cao lớn, ví dụ như bộ xử lý AI hoặc HPC mà không xem xét cách lấy nhiệt ra có thể dẫn đến các vấn đề sau này, dẫn đến giải pháp đóng gói không tối ưu từ góc độ chi phí, kích thước, trọng lượng và hiệu suất.