Безкоштовна перевірка стимулів

Повністю автоматичний офіційний додаток для пошуку проблем, який знаходить глибоко приховані проблеми через поширені помилки кодування RTL, Formal Inspection дозволяє усунути широкий спектр проблем без тестового стенду.

Аналіз підключення в Questa One SFV - це повністю автоматизоване рішення для вичерпної перевірки статичної та динамічної зв'язку без необхідності знання формальних мов або мов специфікації властивостей.

Questa Increase Coverage — це автоматичне формальне рішення для швидшого закриття покриття коду, яке усуває незаперечний факт перевірки: деяка частина нерозкритого коду завжди залишається.

Офіційні бібліотеки VIP AMBA та OnChip покращують якість та скорочують графіки, створюючи досвід протоколів та методології в пакети тверджень багаторазового використання, які підтримують популярні галузеві стандартні інтерфейси.

Questa One SFV Property Verification вичерпно виявляє будь-які помилки проектування, які можуть виникнути, не потребуючи конкретного стимулу для виявлення проблеми. Це гарантує, що перевірений дизайн є безпроблемним у всіх сценаріях юридичного введення.

Аналіз реєстру Questa One SFV автоматизує вичерпну перевірку поведінки реєстру контролю та статусу відповідно до специфікації реєстру CSV або IP-XACT.

Аналіз безпеки в Questa One SFV - це повністю автоматизоване рішення для вичерпної перевірки того, що лише вказані вами шляхи можуть досягати елементів зберігання безпеки або критично важливих для безпеки.

Questa One SFV RTL Equivalence автоматично порівнює специфікаційні RTL та блоки коду RTL реалізації за допомогою вичерпного формального аналізу. Знання формальних мов або мов специфікації властивостей не потрібно.

Аналіз X-чутливості в Questa One SFV — це автоматизоване рішення, яке вичерпно усуває проблеми «X» на рівні RTL без тестового стенду.

Рішення Siemens Questa Equivalent FPGA гарантує, що потоки реалізації FPGA, такі як синтез та оптимізація місця та маршруту, не спричиняють функціональних помилок.

Перевірка Gap Free оптимізує якість цифрових дизайнів, доводячи всю функціональність для всіх вхідних даних, що призводить до безпрецедентних низьких показників виходу з проблем.

Верифікація дизайну високого рівня за допомогою розширення Questa HL-SYC допомагає усунути проблеми перед синтезом, розпочинаючи перевірку раніше в процесі потоку.

Questa One SFV Trust Analysis використовує автоматизований аналіз для виявлення та повідомлення про проблеми вразливості щодо безпеки.

Забезпечує відповідність конструкцій RISC-V ISA та функціональним передумовам, прискорюючи перевірку за рахунок усунення необхідності створення тестового стенду.

Аналіз Questa One SFV FPU значно мінімізує навантаження на перевірку, забезпечуючи точне вирівнювання реалізацій з плаваючою точкою з бажаними результатами.

Аналіз захисту від несправностей - це рішення, засноване на формальній технології, яка аналізує несправності шляхом їх введення та офіційно перевіряє їх результат на предмет безпеки та безпеки обладнання.

Додаток Questa Post Silicon Debug використовує формальний аналіз та синтез властивостей, щоб швидко усунути проблеми в логіці глибоко в SoC та довести, що виправлення нічого іншого не порушать.