Skip to main content
Bu sayfa, otomatik çeviri yardımıyla görüntülenmektedir. İngilizce olarak görüntülenmesini ister misiniz?
Düz Siemens koyu mavi arka plan rengi.
Gencellicon

Kısıtlamalar Oluşturucu

RTL veya Netlist'ten zamanlama kısıtlamaları oluşturun. Herhangi bir hiyerarşi katmanı için çeşitli modlar için tasarım saat yapısını ve yayılımını ayıklayın, görselleştirin ve analiz edin. Constraints Builder, çeşitli alt SOC tasarım süreçleri için herhangi bir mod için her tür kısıtlama oluşturur.

Excellicon ile gelişmiş zamanlama kısıtlama yetenekleri

Satın alma, SoC tasarımcılarının tasarım kapanmasını hızlandırmasına ve yönetimle kısıtlama doğruluğunu geliştirmesine olanak tanır.

Neden Constraints Builder?

Kısıtlamalar oluşturucu, herhangi bir mod ve hiyerarşi düzeyi için otomatik olarak SDC oluşturan ve zamanlama kapatma döngüsünü kısaltan resmi kısıtlamalar derleyici aracıdır. Kısıtlama oluşturucu, çeşitli uygulamalar için imza kalitesini yapıya göre doğru zamanlama kısıtlamalarını otomatik olarak derler, hiyerarşik olarak yayar ve yönetir.

Sıkça Sorulan Sorular

Kısıtlama oluşturma süreci, aracın bitiş noktalarında başladığı, tasarım katmanlarının geriye doğru yayılması yoluyla saatleri ve modları tanımladığı ve tasarımcıların saat yapısını görselleştirmesine ve tasarımdaki modları belirlemesine olanak tanıyan keşifle başlar.