ımcının hedefine göre tasarımın optimum bölümleme senaryolarını analiz edin. Fiziksel sorunları erkenden ortadan kaldırmak için RTL'nin fizibilite analizi. RTL'de PPA'yı tahmin edin ve erken bir kat planı oluşturun. Tüm aşağı yönlü araçlar için teminatlar oluşturun.
Gencellicon Chip Planner, tasarımcıların geleneksel uygulama araçlarına bağımlı olmadan tasarımlarının fiziksel uygulama fizibilitesi hakkında çok erken aşamalarda derinlemesine fikir edinmelerini sağlayan ilk kaydırma-sol araçtır. Tasarımcılar, belirlenen metriklere dayalı olarak çeşitli kat planı senaryolarını keşfedebilir ve uygulama için en verimli senaryoyu seçebilirler.
Çip planlayıcısı, RTL'yi keşfetme ve seçilen kriterlere göre çeşitli bölümleme seçenekleri önerme yeteneği sağlamak için tasarlanmıştır. Yeni RTL yeniden bölümleri otomatik olarak karşılık gelen SDC'ye sahip olacaktır.
Chip Planner, tasarımın fiziksel uygulanmasına ilişkin erken içgörü sağlar ve tasarımcıların otomatik olarak oluşturulan birçok kat planından birini seçerek mümkün olan en iyi kat planı seçimlerini yapmaları için ne olursa olsun analizi sağlar.
Chip Planner benzersiz kat planı doğrulaması, tasarımcıların RTL, kat planı, liman yerleşimi ve yönlendirme arasındaki tutarsızlıkları kontrol etmek için kat planlarını gerçek tasarım açıklamasının kapsamlı kurallarına göre doğrulamasına olanak tanır.