Genel Bakış
Devre Tasarımı
Tasarım yakalama, simülasyon kurulumu, başlatma ve sonuç analizi doğrulaması sağlayan analog karışık sinyal tasarım akışı. <br/><br/>
ANAHTAR Özellikler
Custom IC Design Yakalamak
S-Edit en karmaşık IC tasarımlarını işlerken üretkenliği artırır. Şema oluşturulduktan sonra, gerekli Analog Karışık simülasyon çalışmaları ayarlanabilir, başlatılabilir ve sonuçlar analiz edilebilir. Ardından, düzen sürecini yönlendirmek için şematik tahrikli düzen kullanılabilir.
En karmaşık tam özel tasarımlarınızı yönetir
- OpenAccess üzerinde yerel
- Analog Karışık Sinyal Tasarımını desteklemek için hücre başına çoklu görünümler: SPICE, şematik, Verilog, Verilog-A, düzen, Verilog-AMS, VHDL ve VHDL-AMS görünümleri SDL ve ECO üzerinden düz
- en sürecine yönelik şemayı hızlandırır 30'dan fazla dökümhaneden 180'den fazla PDK tarafından desteklenir Tcl/Tk komut dili kullanılarak tamamen komut dosyası oluşturulabilir ve
- genişletilebilir < ; /li>
Tam özellikli şematik yakalama ortamı
- Gelişmiş dizi ve veri yolu desteği Dev
- ralınan
- bağlantılar için destek
- İki şemayı karşılaştırın ve farklılıkları görsel olarak görüntüler Şematik
- , düzen ve Calibre LVS raporu arasındaki çapraz araştırma net/cihaz vurgulama Yap
- ılandırılabilir şematik Elektriksel Kural Kontrolleri (ERC) Revizyon kontrol araçlarıyla entegrasyon /> Hem
- Linux hem de Windows'ta kullanılabilir
Simülasyon kurulumu, başlatma ve sonuç görüntüleme
- Tüm simülasyon çalışmalarının geçen/başarısız simülasyon durumunu hızlı bir şekilde görün
- Cihazlar için DC OP simülasyon sonuçlarına ve AC küçük sinyal parametrelerine doğrudan şemaya açıklama ekleyin
- Farklı simülasyon analizi veya simülatörleri için birden fazla test tezgahı tanımlanabilir Taramaları, köşeleri, Monte Carlo ve diğer analizleri
- kolayca ayar layın T ümünü izleyin ve toplayın Bir proje için simülasyon ölçümleri
Bugün biriyle konuşmaya hazır mısın?
Sor@@
ularınızı cevaplamak için hazırız.
Satış ekibimizle iletişime geçin 1-800-547-3000