Siemens EDA etkinlikleri ve web seminerleri

Tessent MemoryBist'in üretim verimi kazanımları için ECC'yi nasıl entegre ettiğini görün: ECC bit maskeleme, test kaçışı önleme ve sistem içi güvenilirlik için bağımsız veya yedekli eşleştirilmiş bir çözüm olarak ECC destekli onarım.

Questa 2026.1 ile ilgili ayrıntıları öğrenin: Artan UVM/SystemVerilog ortam karmaşıklığının üstesinden gelmek için daha hızlı regresyon performansı, yeni hata ayıklama görünürlüğü özellikleri ve kapsama kapatma geliştirmeleri.

Bu web seminerinde, uyarlanabilir eklentilerin talep üzerine Xpedition Standardını genişletmenize nasıl izin verdiğini göstereceğiz: yerleşim öncesi ve sonrası sinyal bütünlüğü analizi (HyperLynx tarafından desteklenir), sert esnek tasarım ve gelişmiş ECAD-MCAD ortak tasarımı.

Modül tabanlı raporlama ile saat geçidi stratejilerinin, fan giriş ve fan çıkış yollarının derinliklerinde basamaklı optimizasyon fırsatlarını nasıl tanımladığını ve mühendislik saati başına tasarruf edilen watt'ı en üst düzeye çıkararak düşük güç tasarımını nasıl mümkün kıldığını öğrenin.

PSS dilinin doğrulama amacını belirlemenize ve Questa One'ı sizin için rastgele testler oluşturmak için kullanmanıza nasıl izin verdiğini öğrenin; bunlar çeşitli platformlarda, araçlarda ve doğrulama aşamalarında çalıştırmak üzere “gerçekleştirilebilir”.

Performans, alan ve uç çıkarımı için kaynakları dengelemek için SoftMax mimarisini ve mikro mimarisini keşfedin. Gelişen algoritmalara ayak uydurmak için çevik FPGA tasarım iş akışlarını keşfedin.

Questa One Sim'in ParallelSIM teknolojisi, yerleşik PSS, VHDL kısıtlama çözücü, otomatik kod kapsama hariç tutmaları ve RTL, geçit seviyesi simülasyonları ve kapsama alanı için daha fazlasıyla simülasyonu nasıl hızlandırdığını keşfedin.

Bu web semineri, UALink protokolünü tanıtacak, mimarisine ve ölçeklenebilir AI sistemlerine olanak tanıyan temel özelliklerine odaklanacak; ardından Siemens Avery UALink Doğrulama IP'nin temel yeteneklerine dalacak.

Bu web semineri, UALink protokolünü tanıtacak, mimarisine ve ölçeklenebilir AI sistemlerine olanak tanıyan temel özelliklerine odaklanacak; ardından Siemens Avery UALink Doğrulama IP'nin temel yeteneklerine dalacak.

Yüksek Düzey Sentezi ve donanım hızlandırıcılarını hızlı ve doğru bir şekilde üretmedeki avantajlarını keşfedin. HLS kullanarak Wake Word algoritmasının adım adım tasarımını ve doğrulamasını ele alacağız.

Silo iş akışları, tasarım döngülerini yavaşlatan ve kaliteden ödün veren darboğazlar yaratır. Bu web semineri, Questa™ Developer/IVE'nin entegre ekosistemini kullanan sinerjik doğrulama ortamlarına yeni bir yaklaşım getiriyor.

Aprisa AI ve Siemens EDA AI sisteminin, hızlandırılmış öğrenme ve EDA iş akışı otomasyonu için ML ve RL, üretken ve ajantik yapay zeka ile RTL-GDS üretkenliğini 10 kat, hesaplama süresi verimliliğini 3 kat ve PPA'yı %10 artırdığını keşfedin.

Bu web semineri, Questa One Property Assist kullanıcı istemlerini optimize edilmiş LLM istemlerine nasıl dönüştürdüğünü, LLM tarafından sağlanan çözümleri nasıl aldığını ve kullanıcı için en iyi oluşturulan SVA özelliklerini nasıl sunduğunu gösterir.

Bu web semineri, kapsama ve uyaranın çıkarımını otomatikleştirerek, ortaya çıkarılan alanlara üretimi önyargılı hale getirerek UVM doğrulamasında devrim yaratan yenilikçi bir kapsama odaklı simülasyon çözümü olan Questa One Sim CX'i tanıtıyor.

Questa One DFT Doğrulama çözümünün, Tessent Silicon Lifecycle Solutions ile birlikte ortaya çıkan bu doğrulama zorluklarının üstesinden gelmek için kullanıcı deneyimi ve performansında nasıl bir evrim sağladığını öğrenin.

Questa One Sim FX'in hata listesi optimizasyonu ve test sıralama yetenekleri, mevcut test tezgahı ortamlarıyla sorunsuz entegrasyon ve kapsamlı hata analizi yetenekleriyle hata kampanyalarını nasıl optimize ettiğini öğrenin.

Questa Verification IQ Testplan Author'ın, doğrulama iş akışınızı dönüştüren işbirliğine dayalı bir izlenebilirlik çözümü sunmak için Uygulama Yaşama Döngüsü Yönetimi araçlarıyla (Siemens Polarion ve Jama) nasıl entegre olduğunu keşfedin

Bu oturum, karşılıklı bağımlılıkların, işgücü sınırlamalarının ve verimliliğin ve kalite güvencesinin karşılaştığı zorlukları ele almak için veri odaklı yaklaşımlar ve Yapay Zeka Entegrasyonu içeren bağlantılı platformların dönüştürücü bir çözümünü tanıttı.

Bu web seminerinde, işlevsel hata derecelendirmesinin arıza kapsamını nasıl geliştirdiğini keşfedeceğiz. İşlevsel hata derecelendirmesini DFT süreçlerine entegre etmenin, özellikle tarama testleriyle test edilemeyen hataları ele almanın avantajlarını öğrenin.

Bu oturum, Avery Verification IP for Ethernet 1.6T, Infiniband, UALink ve UEC kapsamını kapsıyordu; yeni nesil bağlantı için karmaşık tasarımları doğrulamak için kapsamlı protokol kapsamı, ölçeklenebilirlik ve gelişmiş hata ayıklama sağladı.

Bu web semineri, donanım güvenliği doğrulamasının kritik rolünü inceleyecek ve modern FPGA tasarımlarını RTL'den FPGA bit akışına kadar korumanın neden gerekli olduğunu özetleyecektir. Öne Çıkan: Red Balloon Security'den Bitwise

Bu web seminerinde, RTL simülasyonu hala çalışırken hata ayıklama kodunun ve işlevsel kapsamın gücünü ve etkileşimli kapsama analizinin nasıl önemli ölçüde daha hızlı tasarım ve test tezgahı hazırlamaya yol açabileceğini keşfedeceğiz.

Bu oturum, yeni nesil, işbirliğine dayalı tarayıcı tabanlı veri odaklı doğrulama çözümü olan Questa Verification IQ Regression Navigator ile kök neden analizinin nasıl hızlandırılacağını ve hata ayıklama geri dönüşünün nasıl azaltılacağını gösterecektir.

Bu oturum, dinamik test tezgahı oluşturma, karmaşık trafik oluşturma, hata enjeksiyonu ve protokol uyumluluk kontrolleri dahil olmak üzere Avery'nin PCIe Gen 7 Doğrulama IP'sinin gelişmiş özelliklerini inceleyecektir.

Bu web semineri, güvenlik tasarım döngüsü boyunca SafetyScope'u kullanmaya odaklanacaktır: mimari aşama, RTL aşaması ve sentez sonrası aşama. Demolar: FIT ve ISO 26262 metrikleri, ASIL B'ye ulaşmak için analiz yapılırsa ne olur, optimize edilmiş hata listeleri.

Test tezgahlarında hata ayıklama zor olabilir, bu nedenle bu web semineri, temel hat adımı, dinamik değişken izleme, kısıtlama hata ayıklama ve UVM topolojisi görselleştirme gibi süreci basitleştirme ve hızlandırma yetenekleri gösterecektir.

Bu web semineri, RTL"den Bitstream"e FPGA Eşdeğerlik Kontrolü kullanarak FPGA tasarımları için mevcut ve ortaya çıkan gereksinimlerin üstesinden gelmek için sizi kapsamlı güvenlik ve güvenlik uyumluluk yöntemleriyle donatacaktır..

Bu oturum, yeni nesil, işbirlikçi tarayıcı tabanlı, AI/ML veri odaklı doğrulama çözümü olan Siemens EDA'nın Questa Verification IQ Regression Navigator içindeki güçlü Akıllı Regresyon özelliklerini keşfedecek.

Bu web semineri, FPU tasarımlarını etkili bir şekilde doğrulamak için resmi özellik denetimi kullanan alternatif bir akışa kıyasla mevcut FPU C++ referans modeli doğrulamasının sınırlamalarını gösterecek; doğruluğunu ve güvenilirliğini sağlayacaktır.