Stimulusfri verifiering

En helautomatisk formell problemjaktapp som hittar djupt dolda problem på grund av vanliga RTL-kodningsfel, Formal Inspection gör det möjligt att eliminera ett brett spektrum av problem utan testbänk.

Anslutningsanalysen inom Questa One SFV är en helautomatiserad lösning för att uttömmande verifiera statisk och dynamisk anslutning utan att kräva kunskap om formella språk eller egenskapsspecifikationsspråk.

Questa Increase Coverage är en automatisk formell lösning för att få stängning av kodtäckning snabbare, som adresserar ett obestridligt verifieringsfaktum: en del av den avtäckta koden finns alltid kvar.

De formella VIP AMBA- och OnChip-biblioteken förbättrar kvaliteten och minskar scheman genom att bygga protokoll- och metodexpertis i paket med återanvändbara påståenden som stöder populära branschstandardgränssnitt.

Questa One SFV Property Verification upptäcker uttömmande alla designfel som kan uppstå, utan att behöva specifik stimulans för att upptäcka problemet. Detta säkerställer att den verifierade designen är problemfri i alla juridiska inputscenarier.

Questa One SFV-registeranalys automatiserar uttömmande verifiering av kontroll- och statusregisterbeteende mot CSV- eller IP-XACT-registerspecifikation.

Säkerhetsanalys inom Questa One SFV är en helautomatiserad lösning för att uttömmande verifiera att endast de vägar du anger kan nå säkerhets- eller säkerhetskritiska lagringselement.

Questa One SFV RTL Equivalence jämför automatiskt specifikation RTL och implementering RTL-kodblock med hjälp av uttömmande formell analys. Inga kunskaper i formella språk eller egenskapsspecifikationsspråk krävs.

X-Sensitivity Analysis inom Questa One SFV är en automatiserad lösning som uttömmande utrotar X-problem på RTL-nivå utan testbänk.

Siemens Questa Equivalent FPGA FPGA-lösning säkerställer att FPGA-implementeringsflöden, såsom syntes och plats-och-route-optimeringar, inte introducerar funktionsfel.

Gap Free-verifiering optimerar kvaliteten på digitala mönster genom att bevisa all funktionalitet för alla ingångar vilket leder till oöverträffade låga utsläppshastigheter.

Konstruktionsverifiering på hög nivå med Questa HL-SYC-expansion hjälper till att eliminera problem före syntes genom att starta verifieringen tidigare i flödet.

Questa One SFV Trust Analysis använder automatiserad analys för att upptäcka och rapportera sårbarhetsproblem gällande säkerhet.

Säkerställer att RISC-V-konstruktioner överensstämmer med ISA och funktionella förutsättningar, vilket påskyndar verifieringen genom att eliminera behovet av att skapa testbänkar.

Questa One SFV FPU-analys minimerar verifieringsbelastningen avsevärt, vilket säkerställer korrekt anpassning av flytande punktsimplementeringar med önskade resultat.

Felskyddsanalysen är en lösning baserad på formell teknik, som analyserar fel genom att injicera dem och formellt kontrollerar deras resultat för maskinvarusäkerhet och säkerhet.

Questa Post Silicon Debug-appen utnyttjar formell analys och egenskapssyntes för att snabbt rota orsaksproblem i logik djupt inom en SoC och bevisa att korrigeringar inte kommer att bryta något annat.