Stimulusfri verifiering

En helautomatisk formell problemjaktapp som hittar djupt dolda problem på grund av vanliga RTL-kodningsfel, Questa Inspect gör det möjligt att eliminera ett brett spektrum av problem utan en testbänk.

Den Questa Check Connect app är en helautomatiserad lösning för att uttömmande verifiera statisk och dynamisk anslutning utan att kräva kunskap om formella eller egenskapsspecifikationsspråk.

Questa Increase Coverage är en automatisk formell lösning för att uppnå kodtäckningsstängning snabbare, som adresserar ett obestridligt faktum av verifiering: en del av den avtäckta koden kvarstår alltid.

Questa Formal VIP AMBA & OnChip Libraries förbättrar kvaliteten och minskar scheman genom att bygga protokoll- och metodexpertis i paket med återanvändbara påståenden som stöder populära branschstandardgränssnitt.

Questa Verify Property upptäcker uttömmande eventuella designfel som kan uppstå, utan att behöva specifik stimulans för att upptäcka problemet. Detta säkerställer att den verifierade designen är problemfri i alla juridiska inputscenarier.

Den Questa Check Register app automatiserar uttömmande verifiering av kontroll- och statusregisterbeteende mot CSV- eller IP-XACT-registerspecifikation.

Den Questa Verify Secure app är en helautomatiserad lösning för att uttömmande verifiera att endast de vägar du anger kan nå säkerhets- eller säkerhetskritiska lagringselement.

Questa Equivalent RTL jämför automatiskt specifikation RTL och implementering RTL-kodblock med hjälp av uttömmande formell analys. Inga kunskaper i formella språk eller egenskapsspecifikationsspråk krävs.

Questa Check X är en automatiserad applikation som uttömmande utrotar ”X” -problem på RTL-nivå utan testbänk.

Siemens Questa Equivalent FPGA lösningen säkerställer att FPGA-implementeringsflöden, såsom syntes och plats-och-route-optimeringar, inte introducerar funktionsfel.

Questa GapFree optimerar kvaliteten på digitala mönster genom att bevisa all funktionalitet för alla ingångar vilket leder till oöverträffade låga utsläppshastigheter.

Konstruktionsverifiering på hög nivå med Questa HL-SYC-expansion hjälper till att eliminera problem före syntes genom att starta verifieringen tidigare i flödet.

Questa Verify Trust använder automatiserad analys för att upptäcka och rapportera sårbarhetsproblem gällande säkerhet.

Säkerställer att RISC-V-konstruktioner överensstämmer med ISA och funktionella förutsättningar, vilket påskyndar verifieringen genom att eliminera behovet av att skapa testbänkar.

Den Questa FPU applikationen minimerar verifieringsbelastningen avsevärt, vilket säkerställer korrekt anpassning av flytpunktsimplementeringar med önskade resultat.

Den Questa Analyze Fault applikationen är en lösning baserad på Questas formella teknik, som analyserar fel genom att injicera dem och formellt kontrollera deras resultat för hårdvarusäkerhet och säkerhet.

Analyze Architecture är en banbrytande lösning som ger en användare möjlighet att verifiera stora hårdvarusystem om de överensstämmer med den angivna arkitekturen.

Questa Post Silicon Debug-appen utnyttjar formell analys och egenskapssyntes för att snabbt rota orsaksproblem i logik djupt inom en SoC och bevisa att korrigeringar inte kommer att bryta något annat.