Clock Analyzer är ett klocklogiskt visualiserings-, analys- och verifieringsverktyg. Används i pre-CTS-klockanalys och verifiering av klockträd efter CTS-CTS, det hjälper designers att förstå klockutbredning och topologi och sammanfoga punkter för att felsöka klockträdsproblem, skevgrupper och eventuella lägekonflikter.
Clock Analyzer genererar ett detaljerat visuellt diagram över klockarkitektur, klocklogik, klocktopologi och vågformer, vilket hjälper förståelsen av klockutbredning över SOC och möjligheten att förenkla klockdiagrammet för enkel läsbarhet. Designers kan utforska klocklogiken för att bestämma klockinteraktioner, undantag för klockträd, skevgrupper, lägekonflikter eller annan sådan information.
Clock Analyzer hjälper RTL- och implementeringsingenjörer med klockdesign för att minimera felsökningstiden för att förstå klocknätverkstopologin. Implementeringsingenjörer kan definiera CTS-tidsbegränsningar för att eliminera CTS-iterationer.
Tillhandahåller funktioner för att kontrollera CTS-implementeringen över strömdomäner, balanseringsproblem, DRC: er, undantag för klockträd, lägeskonflikter och validering av alla SDC som är associerade med CTS.
Genom att analysera klocknätverksgrenarna kan Clock Analyzer bestämma och optimera skev gruppering av oberoende grenar av klocknätverket för att minska område, ström samt överbelastning av klocknätverket.