Automatiserad mönsterklassificering, matchning och felsökning
Verktyget Calibre Pattern Matching tillhandahåller mönsterklassificering av signeringskvalitet, matchning, och felsökning integrerad med Calibre-sviten med verifieringsverktyg. Dra nytta av hastigheten och noggrannheten i mönstermatchning i alla Calibers design- och tillverkningsflöden.
Integrerad i Calibre-plattformen
Verktyget Calibre Pattern Matching fungerar inom Calibre-plattformen för att möjliggöra kraftfulla integrerade mönsterbaserade designverifierings- och tillverkningsflöden. Mönster kompletterar fleroperativa textbaserade designregelkontroller, vilket förenklar komplexa layoutbeskrivningar.
Designerassistans för analoga och digitala flöden
Förenkla komplexa designregler som kräver enhetssymmetri i flera lager med ett enkelt samtal till Calibre Pattern Matching-processen. Utnyttja kända bra mönster för att verifiera ingen modifiering, vilket eliminerar lång felsökning. Koppla ihop med Calibre sign-off DRC-däck och Calibre RealTime-gränssnitt för att effektivisera verifieringen i alla större P&R- och designmiljöer.
Stöder stora gjuteriernas avancerade verifieringsflöden
Calibre Pattern Matching-teknik stöder avancerade verifieringsflöden vid alla större gjuterier. Calibre-mönsterbearbetning förbättrar många gjuteriapplikationer, från att flagga kända avkastningsnedsättare, till att identifiera IP-modifieringar, till att förbättra simuleringsbaserade flöden.
Är du redo att lära dig mer om Calibre?
Vi står redo att svara på dina frågor! Kom i kontakt med vårt team idag
Ring: 1-800-547-3000
EDA-konsultation
Hjälper dig att uppnå maximal affärseffekt genom att hantera komplexa teknik- och företagsutmaningar med en unik blandning av utvecklings- och designerfarenhet och metodexpertis.
Supportcenter
Siemens Support Center ger dig allt på en lättanvänd plats — kunskapsbas, produktuppdateringar, dokumentation, supportärenden, licens/beställningsinformation med mera.
Kaliber IC Design & Tillverkning
Verktygssviten Calibre ger exakt, effektiv, omfattande IC-verifiering och optimering över alla processnoder och designstilar samtidigt som resursanvändning och bandutningsscheman minimeras.