FPGA/PCB ko-dizajn

Integracija protoka

I/O optimizacija je čvrsto integrisana sa protokom dizajna Xpedition Enterprise, dostupan u bilo kojoj fazi projekta pomoću kartice u okruženju šematskog dizajna Xpedition. Šematski raspored PCB-a i FPGA baze podataka se sinhronizuju preko pomoćnika za sinhronizaciju. Ovo omogućava korisnicima da bolje kontrolišu protok podataka o dizajnu projekta. Pored toga, šematski korisnici mogu odlučiti kada će se podaci FPGA (novi ili ažurirani) preneti na dizajn PCB-a. Pre nego što se pokrene postavljanje ili usmeravanje na PCB-u, I/O optimizator omogućava planiranje poda pomoću podataka projekta Xpedition u prozoru tlocrta radi boljeg početnog dodeljivanja. Tada se rezultati mogu izvesti u okruženje rasporeda Xpedition. FPGA delovima se upravlja ili na nivou projekta ili na nivou biblioteke preduzeća.

Grupisanje signala

Grupe signala se lako mogu kreirati za upravljanje složenošću signala FPGA sa velikim brojem pinova i ubrzavanje procesa dodeljivanja pinova. Svaka grupa može definisati interfejse određenih hardverskih funkcija koje će se kasnije implementirati u FPGA. Ove grupe se mogu tretirati kao odvojeni HDL entiteti unutar alata. Grupe signala mogu se kreirati ručno putem GUI-ja ili izvući iz HDL datoteke (Verilog ili VHDL).

Particioniranje pinova

Grupisanjem pinova u I/O bankama FPGA, optimizator pruža veću fleksibilnost u dodeljivanju pinova. Prednosti particioniranja pinova uključuju bolje planiranje veze sa PCB-om, prilagođeno generiranje simbola i minimiziranje pravila zamene pinova unutar grupe, što dovodi do bolje kontrole optimizacije pinova i poboljšanog razotkrivanja mreže. Dalje, signalne grupe se mogu dodeliti particiji kao jedan entitet, uklanjajući potrebu za podelom signalnih grupa između I/O banaka. GUI čini upravljanje pin particijama unutar alata intuitivnim i jednostavnim.

Dodjela signala i pinova

Ručno dodeljivanje stotina HDL signala FPGA pinovima, dok se i dalje strogo pridržavate pravila dobavljača FPGA, izazov je za sve. Da bi se suprotstavio tome, I/O optimizator korisnicima pruža intuitivan i GUI prepun korisnih funkcija. Oni se kreću od automatskog dodeljivanja, nadzora standarda signala, dodeljivanja jednostavnim povlačenjem i ispuštanjem, podrške za operacije na skupovima objekata i dinamičkog filtriranja. Oni čine dodeljivanje signal-pin jednostavnom operacijom. Svakom promenom dodeljivanja pinova upravlja se kroz protok FPGA na ploči i održava se doslednim jer se optimizator nalazi između FPGA i PCB tokova, komunicirajući sve promene napravljene sa obe strane.

Automatsko generisanje delova i simbola

Sama priroda FPGA uređaja zahteva drugačiji pristup procesu generisanja simbola. FPGA logika se može promeniti nekoliko puta tokom projekta i simboli moraju biti u skladu sa tim promenama. Korisnici imaju skup moćnih funkcija koje čine stvaranje simbola lakim, brzim i bez grešaka, a istovremeno omogućavaju potpunu kontrolu procesa stvaranja simbola. U poređenju sa ručnim kreiranjem simbola, vreme se smanjuje sa sati ili dana na minute.

Planiranje poda

Važna faza toka dizajna PCB-a je postavljanje komponenti i orijentacija na samom rasporedu ploče. Planiranje poda se može obaviti pre i tokom procesa rasporeda PCB-a. Dizajneri imaju jasnu prednost što mogu da izvrše promene dodeljivanja FPGA pinova odmah od ranih faza projekta.

Otkrivanje mrežne linije

• Dodeli signal-pin mogu se automatski optimizovati uz poštovanje pravila i ograničenja specifičnih za pin. Ovo omogućava visoko efikasno odmotavanje mrežnih linija, što rezultira:
• Smanjen broj slojeva
• Minimiziranje problema integriteta signala
• Povećani vremenski budžeti
• Minimiziranje dužine tragova na PCB-u
• Mnogo brže vreme rute FPGA in situ na ploči.

I/O optimizator garantuje zamenu pinova bez grešaka tokom procesa dodeljivanja signala. Razotkrivanje se može izvršiti na podacima rasporeda Xpedition ili mnogo ranije tokom planiranja poda. Pored toga, u potpunosti je podržan između pinova, izlaza igle, kraja tragova i ciljeva rute.

FPGA višestančni

U većini slučajeva isti FPGA uređaj će imati različite logičke funkcije koje se dele kroz projekte ili čak deljene u okviru jednog projekta. I/O optimizator u potpunosti podržava ove situacije i to se radi automatski tokom razvoja projekta. FPGA predstavljeni različitim funkcionalnim simbolima u izveštaju BOM su navedeni zajedno sa kodovima dobavljača.

Multi-FPGA optimizacija

Uspešna optimizacija veza između dva ili više FPGA uređaja gotovo je nemoguće izvesti bez ove najsavremenije tehnologije. Algoritam optimizacije procenjuje sve moguće kombinacije veza kako bi se postiglo optimalno međusobno povezivanje, minimizirajući neto ukrštanje koje proizilaze iz početnog dodeljivanja, omogućavajući veće stope završetka rute. FPGA I/O optimizator standardno uključuje multi-FPGA optimizaciju.