HyperLynx Signal Integrity

Integritet signala se tradicionalno meri pomoću osciloskopa da bi se videli karakteristike talasnog oblika i proverili da su ispunjeni zahtevi. Ostali instrumenti koji se tradicionalno koriste za verifikaciju integriteta signala uključuju analizatore vektorske mreže (VNA) i reflektometre vremenskog domena (TDR).

Uopšteno govoreći, integritet signala može se definisati kao sposobnost održavanja kvaliteta električnih signala tokom prenosa u krugu. Integritet HiperLink signala omogućava korisniku da analizira kola za pitanja koja se odnose na prekoračenje, podnošenje, zvonjenje i prelazak između ostalog. Pored opšteg integriteta signala, HyperLynx SI se može koristiti za analizu specifičnih interfejsa kao što su DDR i SERDEs, koji imaju definisane metrike prolaza/neuspeha integriteta signala.

HyperLynx uključuje DDRKs Batch čarobnjak za dizajn i verifikaciju DDRKs interfejsa. Čarobnjak za DDRKs Batch je sveobuhvatan uslužni program zasnovan na JEDEC-u dizajniran da povede korisnika kroz ceo proces simulacije DDRKs interfejsa i može podržavati DDR-DDR5 i LPDDR - LPDDR5. Čarobnjak za DDRKs Batch može se koristiti i u rasporedu pre i posle, tako da se interfejsi mogu dizajnirati i verifikovati. HyperLynx uključuje modele vremena zasnovane na JEDEC-u za komponente DRAM i pruža generički model vremena kontrolera. Prilagođavanje vremenskog modela kontrolera dostupno je upotrebom čarobnjaka za vremenski model kontrolera. Pored toga, HyperLynx vam daje generički DDR5 IBIS-AMI model za kontroler, DRAM i registrovani uređaj za taktanje (RCD). Ovi modeli su zasnovani na tehnologiji i mogu se koristiti kao efikasna polazna tačka kada modeli dobavljača nisu dostupni.

Da, HyperLynx uključuje čarobnjake SerDes Compliance i SerDes Batch, posebno dizajnirane za analizu serijskih veza velike brzine. HyperLynx uključuje preko 260 ugrađenih protokola koji omogućavaju korisniku da neprimetno dizajnira i verifikuje serijske kanale velike brzine. Čarobnjak za Compliance je dizajniran da analizira serijske veze na osnovu ovih standardnih protokola bez modela specifičnih za dobavljača. Čarobnjak SerDes Batch dizajniran je za analizu serijskih veza pomoću IBIS-AMI modela specifičnih za dobavljača. I čarobnjaci za Compliance i SerDes Batch nude sveobuhvatno izveštavanje, sa integrisanim tokovima rada između dizajna i verifikacije pre i posle rasporeda. Pored toga, 3D područja za preko struktura mogu se automatski otkriti i rešiti pomoću integrisanog punog talasnog 3D elektromagnetnog rešavača, a istovremeno podržavaju paralelizaciju putem distribucije poslova.

HyperLynx uključuje signal opšte namene i alat za integritet napajanja za projektovanje i verifikaciju elektronskih sistema. Refleksije i ukrštanje lako se simuliraju u HiperLink-u interaktivno korišćenjem virtuelnog osciloskopa ili u paketnom režimu gde korisnik može iskoristiti simulaciju više mreža ili čak celog dizajna. Korisnici mogu istražiti kako elementi uključujući dalekovode, putove, pasivne komponente, snage pogona, tehnike završetka i varijacije slaganja utiču na refleksije i ukrštanje.

IBIS-AMI označava Specifikacija informacija o ulazni/izlaznom baferu - Interfejs algoritamskog modeliranja. AMI je proširenje formata IBIS modeliranja i koristi se za simulaciju ponašanja uređaja kao što je SerDes sklop za izjednačavanje primopredajnika. HyperLynx podržava IBIS-AMI modele za upotrebu u čarobnjaku SerDes Batch i za simulacije DDR5 i DDR5 niske snage (LPDDR5).

HyperLynx se može koristiti za obavljanje dizajna i verifikacije brzih dizajna. Faza pre rasporeda često se smatra dizajnom, dok se post-raspored smatra verifikacijom. HyperLynx LineSim omogućava korisniku da dizajnira interface istražujući kompromise sa topologijama rutiranja, jačinama pogona i šemama završetka između ostalog. Cilj je pred-raspored ili dizajn je razviti pravila i ograničenja za pokretanje rasporeda PCB-a. HyperLynx BoardSIM se koristi za proveru da li su ta ograničenja dizajna realizovana verifikacijom zahteva putem sistema interaktivne simulacije i čarobnjaka.

Postoje mnoge škole mišljenja u vezi sa metodologijama simulacije integriteta signala i snage. Siemens preporučuje progresivnu metodologiju verifikacije. Progresivna verifikacija je metodologija koja ima za cilj da brzo i efikasno ukloni najjednostavnije probleme sa stola upotrebom automatizovane provere pravila dizajna putem HyperLynx DRC. Nakon što su jednostavni problemi identifikovani i rešeni, korisnik može pokrenuti simulacije koristeći modele zasnovane na tehnologiji. Ovi osnovni modeli identifikuju performanse u odnosu na standarde i omogućavaju korisniku da brzo pokrene simulacije kako bi identifikovao signale koji mogu zahtevati dalju analizu. Poslednji korak je pokretanje analize pomoću modela specifičnih za dobavljača. Ovi modeli su najtačniji, ali zahtevaju i najviše veština i znanja. Koristeći progresivnu verifikaciju, više inženjera može rano i često da izvrši analizu, ne samo da povećava efikasnost procesa projektovanja, već i štedi najteže probleme stručnjacima.