HyperLynx Schematic Analysis eliminiše potrebu za ručnim šematskim pregledima i povećava ukupnu efikasnost toka posla pružanjem automatizovanih šematskih pregleda paralelno sa snimanjem dizajna. Usvajanjem „pravog prvog puta“ toka dizajna, HyperLynx Schematic Analysis smanjuje troškove razvoja, testiranja i garancije, eliminišući 50-70% ponovnih projektovanja uzrokovanih šematskim greškama i lošom praksom dizajna.
HyperLynx Schematic Analysis omogućava potpunu inspekciju svih mreža na šemi koristeći opsežnu biblioteku komponenti inteligentnih modela. Šematska analiza štedi dizajnerskim timovima stotine sati vizuelnog pregleda i vremena za otklanjanje grešaka u laboratoriji analizom svake mreže unutar šeme. Ova analiza se izvršava brzo pre vaše šematske prekretnice zamrzavanja, tako da raspored može početi sa najvećim poverenjem u uspeh prvog prolaza.
HyperLynx Schematic Analysis se ne oslanja na biblioteku simbola kao što bi to učinio izvorni šematski proverač; umesto toga, uzima proizvođački broj dela svake komponente direktno iz vašeg lista materijala i upućuje na biblioteku napravljenu od listova podataka dobavljača kako bi pronašla probleme kao što su kvarovi smanjenja kondenzatora; netačni simboli; nedostaju povlačenja itd. Šematska analiza identifikuje ove probleme bez potrebe za vremenski intenzivnim ručnim naporom. Krajnji izlaz je kompaktan grafički prikaz kritičnih situacija, kvarova i upozorenja iz kojih možete preći sondu direktno u šemu da biste ih rešili u letu.
Šematska analiza se izvodi paralelno sa snimanjem dizajna, sa greškama istaknutim direktno u šemi. Takođe se može izvesti na elektronskim dizajnom nakon što su pušteni na tržište radi poboljšanja kvaliteta elektronskog dizajna, povećanja prinosa i smanjenja povrata proizvoda.
Provere ključnih pravila
- Kompletna proširena verifikacija mreže (kroz serijske otpornike, prekidače, naizmeničnu spojnicu)
- Potpuna verifikacija interfejsa sa više ploča i pozadinske ravni
- Provere kompatibilnosti IO za maksimalne, minimalne i logičke pragove
- Greške u adresi i magistrali podataka (MSB do LSB, izvor sabirnice itd.)
- Verifikuje spoljne pasivne zahteve
- Nepovezana obavezna identifikacija pinova
- Verifikacija veze sa ravninom snage i uzemljenja
- Provere diferencijalne povezanosti
- Validacija IO mrežne veze (nedostaje upravljački program/prijemnik)
- Testovi kompatibilnosti funkcije pin (resetovanje, zamena I2C itd.)
- Neusklađenost simbola (sa podatkovnim listovima)
- Ograničeni kondenzatori, otpornici i diode
... I još mnogo toga
