HyperLynx

Modeliranje i simulacija se koriste za donošenje dizajnerskih odluka istraživanjem topologija kola i rasporeda i njihovog ponašanja. Simulacija pruža „virtuelnu ploču“ gde možemo povezati ono što želimo i kako želimo, da vidimo kako to funkcioniše. Menjamo dizajn interaktivno i ponovo simuliramo da bismo videli efekat kompromisa dizajna. HyperLynx simulacija izveštava o ključnim metrikama performansi dizajna koje se mogu uporediti sa potrebnim vrednostima da bi se utvrdilo da li dizajn prođe ili ne uspe i koliko.

Simulacija dizajna se izvodi pre rasporeda PCB-a kako bi se definisala pravila fizičkog dizajna koja se koriste za postavljanje i usmeravanje ploče. Kada se naši alati koriste za raspored PCB-a, ograničenja dizajna definisana u HiperLink-u se automatski prenose u raspored PCB-a. Kada se simulacije dizajna pre rasporeda završe, utvrđuju se očekivane vrednosti za operativne marže dizajna.

Kada je dizajn složen i marže su uske, može biti previše mogućih kompromisa dizajna za istraživanje interaktivnim modeliranjem i simulacijom. HyperLynx ima više automatizovanih optimizatora koji će poboljšati performanse dizajna na osnovu specifičnih metrika performansi. Koriste se različite metode u zavisnosti od primene i veličine dizajnerskog prostora koji se istražuje. Za jednostavne slučajeve, analiza parametara svept-parametara je jednostavna za podešavanje i pruža rezultate koje je lako tumačiti. U srednjim slučajevima, algoritmi zasnovani na stručnjacima koriste se za odabir alternativa dizajna za istraživanje na osnovu znanja specifičnog za aplikaciju. U najvećim, najsloženijim slučajevima koriste se tehnike površine odziva, sa naprednim algoritmima koji automatski upravljaju kompromisom između pravilnog uzorkovanja velikog dizajnerskog prostora i nuliranja u oblastima optimalnih performansi. Izlaz iz svakog procesa optimizacije je poboljšani skup parametara dizajna i pravila koja se mogu uvesti u raspored PCB-a.

Verifikaciona analiza i simulacija se koriste kako bi se osiguralo da je gotov dizajn spreman za sledeći korak procesa projektovanja. HyperLynx verifikaciju i na nivou šematskog i na nivou rasporeda PCB-a:

• Šematska verifikacija osigurava da je snimljeno kolo funkcionalno i električno ispravno. Nema smisla ulagati vreme i trud u modeliranje i simulaciju ako su komponente pogrešno ožičene, signali nisu pravilno prekinuti ili uređaji koriste nekompatibilne nivoe napona. Šematska verifikacija omogućava da se ovi (i mnogi drugi) problemi identifikuju i isprave unapred u ciklusu dizajna.
• Verifikacija PCB-a nakon rasporeda ispituje ploču onako kako je zapravo postavljena kako bi se osiguralo da se pravila dizajna pravilno poštuju i da nema neželjenih posledica povezanih sa konačnim izgledom. Pravila dizajna su nesavršena i često ih je nemoguće tačno slediti. HyperLynx koristi jedinstvenu metodologiju „progresivne verifikacije“ za obavljanje analize u fazama, svaka detaljnija i tačnija od poslednje. Ovaj jedinstveni tok rešava što je moguće više potencijalnih problema sa dizajnom, što je brže moguće, istovremeno zahtevajući što manje stručnosti specifične za analizu korisnika.

Analiza verifikacije ne mora čekati dok se šema ili raspored ploče ne završi - u stvari, što se ranije analiza izvrši u procesu projektovanja, to bolje. Odeljci dizajna mogu se verifikovati i implementirati, tako da se problemi mogu identifikovati i rešiti. Rano pronalaženje problema znači da drugi delovi dizajna nisu pogođeni, kao što je često slučaj kada se analiza vrši tek kada je dizajn završen.

Verifikacija zasnovana na stručnim pravilima zamenjuje tradicionalne ručne preglede dizajna automatizovanim skeniranjem dizajna zasnovanog na podesivim pravilima. Ovo brzo i tačno identifikuje moguće probleme sa dizajnom, mada neće sve označeno skenerom zasnovanom na pravilima biti problem; označene stavke treba pregledati i na odgovarajući način postupiti prema njima. Prednosti verifikacije zasnovane na pravilima su u tome što je analiza brza, rezultati ukazuju na specifična područja dizajna kojima je potreban pregled, a identifikacija problema se dešava mnogo ranije i lakše nego kod modeliranja i simulacije.

Šematska verifikacija

HyperLynx Schematic Analysis (HL-SA) osigurava da su šeme logično i električno ispravne odmah ispred ciklusa dizajna. Ovo sprečava prenošenje grešaka u simulaciju ili raspored ploče, gde bi pronalaženje tih problema bilo teže i takođe zahtevalo naknadnu preradu dizajna.

Verifikacija rasporeda PCB-a

HiperLink DRC (HL-DRC) zamenjuje tradicionalnu, ručnu vizuelnu inspekciju nakon rasporeda sklonu greškama brzom, automatizovanom analizom koja može pronaći probleme vezane za analogni, EMI, integritet signala i napajanja, pakovanje i probleme električne sigurnosti zasnovane na usklađenosti. HL-DRC kreira detaljnu listu problema koje pronađe, zajedno sa mogućnošću prikazivanja svakog od njih i grafičkog isticanja problematičnih područja.

HyperLynx AMS proširuje standardnu analizu kola zasnovanu na Spice-u tako da uključuje modeliranje i simulaciju elektromehaničkih, termičkih i drugih domena u širem kontekstu sistema. Izvođen istim šemama koje se koriste za raspored PCB-a i sposobne da uključe efekte rasporeda PCB-a u simulacije, HyperLynx AMS pruža virtuelno okruženje za dizajn i analizu kola koje će ubrzati vaš proces dizajna i verifikacije.

HyperLynx SI DDRKs pruža jedinstvenu verifikaciju punog interfejsa za DDR interfejse kombinovanjem simulacije integriteta signala sa analizom vremena za proveru svih ograničenja integriteta signala i vremenskih odnosa između signala. HyperLynx vrši JEDEC protokol, specifičnu za kontroler analizu i podržava DRAM tehnologije uključujući DDR3/LPDDR3, DDR4/LPDDR4 i DDR5/LPDDR5.

HyperLynx SI GHz omogućava verifikaciju svih serijskih veza zasnovanih na Serdesu u vašim dizajnom kombinovanjem automatizovanog ekstrakcije izgleda i 3D EM modeliranja sa automatizovanim protokolom analize usaglašenosti. HyperLynx može da izvrši detaljnu analizu specifičnu za protokol za preko 250 različitih protokola i varijanti, pružajući najšire pokrivenost bilo kog EDA alata. Čak i ako vaš dizajn ima stotine serijskih veza, HyperLynx ih može sve analizirati i reći vam koji je prošao, koji nije uspio i za koliko.

Modernim dizajnom je potrebna snaga - često je puno na vrlo niskim naponima. Velika snaga i nizak napon znače da impedancija mreže za isporuku napajanja (PDN) mora biti veoma niska. HyperLynx analizira ponašanje PCB-a vašeg dizajna i na jednosmernoj i na naizmeničnoj struji kako bi osigurao da komponente dobijaju potrebnu snagu, na potrebnim naponima, na frekvencijama koje su im potrebne.

HyperLynx DC Drop analizira protok struje u stabilnom stanju kako bi se osiguralo da komponente dobijaju odgovarajući napon i da struja u energetskim nivoima i prelazima snage ne prelazi sigurne nivoe. Prekomerna gustina struje može pregrejati područja ploče i prouzrokovati kvar ploče.

HyperLynx razdvajanje analiza osigurava da će prolazni zahtevi za dodatnom strujom izazvanim ponašanjem prebacivanja IC biti pouzdano zadovoljeni. Savremeni PDN-ovi koriste hijerarhiju kapacitivnosti razdvajanja za servisiranje ovih zahteva; vrednosti komponenti, rutiranje i postavljanje su kritični. HyperLynx modelira kompletnu PDN strukturu kako bi osigurao da će komponente dobiti snagu koja im je potrebna za rad punom brzinom.

Z-Planner Enterprise optimizuje proces definisanja zahteva za slaganje i dokumentovanje tih zahteva rano u procesu projektovanja, osiguravajući da se simulacije integriteta signala pre rasporeda zasnivaju na najtačnijim dostupnim podacima o laminatu koristeći konzistentnu metodologiju dizajna slaganja.

Z-Planner Enterprise poboljšava proces dizajniranja slaganja tako što pruža tačan rešavač polja, okruženje za planiranje gubitaka i kompletnu biblioteku dielektričnih materijala - sve to je besprijekorno povezano unutar intuitivnog izgleda integriteta signala. Ovo omogućava korisnicima da modeliraju najtačnije moguće skladištenje od samog početka. Modelirajte dvostranu hrapavost bakra, izračunajte širine tragova na osnovu materijala od stakla i optimizujte sekvencijalnu laminaciju.