Uređaji sledeće generacije sve više imaju složene arhitekture koje povezuju matrice vertikalno (3D IC) ili jedan pored drugog (2.5D) i ponašaju se kao jedan uređaj. Softver Tessent Multi-Die pruža sveobuhvatnu automatizaciju za veoma složene zadatke dizajna za test (DFT) povezane sa ovim dizajnom.
Dramatično ubrzajte i pojednostavite kritične zadatke dizajna za testiranje (DFT) za integrisana kola sledeće generacije (IC) zasnovane na 2.5D i 3D arhitekturama sa Tessent Multi-Die.
Tessent Multi-Die pruža sveobuhvatno rešenje za automatizaciju DFT za visoko složene zadatke povezane sa 2.5D i 3D IC dizajnom i besprekorno radi sa Tessent TestKompress, Streaming Scan Netvork i IJTAG softverom.
Tessent Multi-Die besprijekorno se integriše sa drugim Tessent proizvodima koristeći integrisanu Tessent platformu.
Brži, jednostavniji DFT omogućava IC dizajnerskim timovima da brzo generišu usklađen hardver. DFT tehnologija koja ide u korak sa višedimenzionalnim dizajnom omogućava bržu implementaciju testa i optimizovane troškove proizvodnih testova.
Pogledajte kako Vidia Neerkundar, menadžer proizvoda Tessent, objašnjava kako Tessent Multi-Die omogućava potpuno automatizovanu implementaciju DFT-a za dizajne koji se skaliraju bočno (2.5D uređaji), složeni jedan na drugi (3D) ili kombinuju obe konfiguracije i kako arhitektura svake matrice može ostati nezavisna bez obzira na logiku koja treba da se testira unutar ili preko matrica.
Istražite i isporučite brže diferencijaciju proizvoda koristeći 3D heterogenu integraciju čvorova i čipleta optimizovanih za performanse uz vodeće 3D IC tehnološko rešenje kompanije Siemens EDA.
Suočavate se sa ograničenjima proizvodnje u odnosu na veličine matrica? Ovi napredni dizajni već guraju trenutna rešenja dizajna za testiranje do krajnjih granica. U ovom radu ocrtavamo put do skalabilnih DFT rešenja u treću dimenziju kako bismo pružili pristupačan i sveobuhvatan odgovor na ovo pitanje.
DFT za čiplete mora biti opšte namene da bi se testirao samostalno i lako se testirao nakon montaže u 2.5D/3D uređajima. Naučite kako da koristite Tessent Multi-Die i još uvek se pridržavate standarda kao što su IEEE 1149.1, IEEE 1500 i IEEE 1838.
AI čipovi imaju agresivne ciljeve za ulazak na tržište. Dizajneri mogu da obriju značajan odmor od DFT-a i silicijuma koristeći tehnike opisane u ovom radu.
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)
Saznajte kako zainteresovane strane u dizajnu za test (DFT) mogu da koriste Tessent Multi-Die softver za automatizaciju veoma složenih DFT zadataka povezanih sa 2.5D i 3D dizajnom
Softver Tessent Multi-Die kompanije Siemens EDA omogućava automatizaciju za 3D IC. Preuzmite ovaj informativni list da biste saznali više o softveru Tessent Multi-Die
Glavni inženjer Intel-a Dave Dehnert govori o korišćenju Tessent Streaming Scan Netvork na velikom SoC-u.
Janusz Rajski, potpredsednik inženjerstva u grupi Tessent predstavlja glavnu reč na Evropskom simpozijumu za testiranje 2023. o ulozi upravljanja životnim ciklusom silicijuma u dizajnu za testiranje (DFT).
