Tessent DefectSim je simulator defekata na nivou tranzistora za analogne, mešovite signalne (AMS) i digitalne sklopove bez skeniranja. Meri pokrivenost defekata i toleranciju defekata i savršen je za IC velike zapremine i visoke pouzdanosti.
Poboljšajte AMS sigurnost, kvalitet ispitivanja i vreme. Tessent DefectSim zamenjuje ručnu procenu pokrivenosti ispitivanjem u AMS krugovima, generišući objektivne podatke koji usmeravaju poboljšanja potrebna za ispunjavanje standarda kvaliteta i funkcionalne bezbednosti i ciljeva pokrivenosti ispitivanja.
Izgrađen na tehnikama ubrizgavanja defekata na nivou tranzistora koje se koriste u TestKompress Cell-Avari ATPG za digitalna kola koja se mogu skenirati, DefectSim je pogodan za blokove industrijskih kola koji sadrže stotine ili hiljade tranzistora.
Generišite rezime sa popisom pokrivenosti defekta ponderisane verovatnoćom, intervala poverenja i matrice koja navodi svaki defekt i da li je otkriven neuspelim ograničenjem testa ili digitalnim izlazom.
Dramatično smanjite ukupno vreme simulacije u poređenju sa simulacijom proizvodnih testova i ravnim ekstrahovanim mrežnim listama rasporeda u klasičnom SPICE-u na paralelnim procesorima.
Procenili smo Tessent DefectSim na nekoliko automobilskih IC-ova i zaključio da je to visoko automatizovano i fleksibilno rešenje koje vodi poboljšanja u tehnikama testiranja i dizajna za testiranje i omogućava nam merljivo poboljšanje pokrivenosti defekata analognih testova.
Uđite u ulogu analogne simulacije kvarova funkcionalne sigurnosti automobila i istražite izazove, aplikacije, prednosti i uticaj analogne simulacije kvarova na dizajn čipova i usklađenost sa bezbednosnim standardima.
