Tessent Embedded Analytics

Primenite se brzo, bez grešaka i optimizovano

Borite se protiv eskalacije troškova validacije pomoću Tessent Embedded Analytics. Proizvođači dizajna zasnovanih na RISC-V i složenih SoC-ova mogu da koriste moćnu kombinaciju instrumentacije na čipu i softverskih alata koji omogućavaju funkcionalno praćenje, analizu performansi i optimizaciju softvera. Rešenje je agnostičko od procesora i pruža vidljivost i analitiku u laboratoriji i kada su sistemi raspoređeni na terenu.

Otklanjanje grešaka

Identifikujte i rešite greške i greške znatno brže nego kada koristite tradicionalna softverska rešenja.

Optimizirajte

Identifikujte osnovni uzrok nedovoljnih performansi vezanih za CPU, memoriju i druge SoC komponente.

Rasporedi

Pratite i prikupljajte podatke iz sistema za kontinuiranu analizu i optimizaciju.

Istražite područja rešenja

Tessent

UltraVight-V

Rešenje za ispravljanje grešaka i praćenje RISC-V od kraja do kraja koje se sastoji od ugrađenog IP-a i softvera dizajniranog da obezbedi sveobuhvatne, efikasne mogućnosti otklanjanja grešaka i praćenja.

Osoba stoji ispred zgrade sa velikim prozorom, držeći komad papira sa tekstom i brojevima.

Otklanjanje grešaka u sistemu

Ubrzajte otklanjanje grešaka, validaciju i optimizaciju složenih višejezgrenih SoC-ova. Iskoristite ugrađenu, nenametljivu instrumentaciju kako biste omogućili posmatranje onoga što se dešava u dizajnu kada softver radi na sistemu.

Osoba stoji ispred monitora sa ozbiljnim izrazom.

Praćenje u životu

Dozvolite aplikativnom softveru koji radi na SoC-u da efikasno nadgleda operacije. Dozvolite da se proizvodi sukcesivno usavršavaju i optimizuju na osnovu podataka prikupljenih u stvarnoj upotrebi - ne samo u laboratoriji.

Otkrijte sa kim smo partneri

Pridružite se nekim od najvećih imena u elektronskoj industriji i počnite da koristite tehnologiju Tessent Embedded Analytics Analitics. Podržava ga ecosystem partnera, uključujući dobavljače alata za razvoj SoC, druge dobavljače IP usluga silicijuma i dobavljače procesora, stručnjake za bezbednost i konsultantske kompanije za dizajn silicijuma.

Ashling

Od kreiranja i izgradnje do testiranja i validacije, Ashlingov prilagodljivi RISCFree™ SDK sa sondama za otklanjanje grešaka i praćenje omogućava pred/post-silicijumsko, višejezgarno otklanjanje grešaka, praćenje i analizu u realnom vremenu za uređaje koji koriste Tessent EA IP i UltraSight-V.

SiFive

Pionirska snaga iza RISC-V, SiFive pruža širok portfelj prilagodljivih skalarnih, vektorskih i matričnih rešenja visokih performansi. SiFive procesori podržavaju integraciju sa Tessent UltraSight-V otklanjanjem grešaka i praćenjem.

Logotip za Codasip SafeZone u crno-beloj boji sa stilizovanim „C“ i „S“ u sredini.

Kodasip

Codasip pruža prilagođena računska rešenja zasnovana na otvorenom RISC-V ISA, automatizaciji dizajna procesora Codasip Studio i visokokvalitetnom IP-u procesora. Codasip nudi Tessent Enhanced Trace Encoder direktno kupcima.

Logotip Lauterback sa Lauterbachovim imenom ugrađenim u trougao

Lauterbah

Lauterbach-ovi TRACE32® alati za otklanjanje grešaka i praćenje pružaju sveobuhvatnu podršku za rešenja Tessent Embedded Analytics Analitics, uključujući otklanjanje grešaka i praćenje putem USB-a, RISC-V praćenje pomoću Tessent Enhanced Trace Encoder i Bus Monitor.

Logotip za Nucleus, sigurnosni alat, sa stilizovanim „N“ u šesterokutnom obliku sa gradijentnom pozadinom.

Tehnologija sistema jezgara

Nukleus Sistem Technologi pruža portfelj visoko podesivih RISC-V CPU IP-ova koji pokrivaju aplikacije od male snage do visokih performansi i sarađuje sa Siemensom na pružanju podrške za rešenje Tessent Enhanced Trace Encoder.

Stilizovani logotip planinskog lanca Anda sa centralnim vrhom i podebljanim imenom brenda ispod u čistoj tipografiji

Tehnologija Andes

Andes komercijalni RISC-V IP-ovi obuhvataju se od ultra efikasnih 32-bitnih procesora do 64-bitnih OoO multiprocesora visokih performansi koji uključuju napredne vektorske, DSP i prilagođene mogućnosti proširenja. Trag Anda podržava rastvor za tragove Tessent.

Saznajte više

Saopštenje za javnost

Nuclei sarađuje sa Siemensom na RISC-V rešenju

Nuclei najavljuje saradnju sa Siemensom koji radi na potpunom Tessent rešenju za jezgra procesora RISC-V Nuclies-a.

Izbliza procesorskog čipa na ploči sa plavom pozadinom.

Vebinar

Upravljanje rizikom u RISC-V sa ugrađenim tragom

Pogledajte ovaj pregled vebinara na zahtev o tome kako se trag procesora koristi za poboljšanje ugrađenog softvera i aplikacija.

Pogled iz vazduha na put koji se krivi kroz zeleni pejzaž.

eKnjiga

Softverski definisana vozila

Saznajte kako vam korišćenje Tessent softvera omogućava da se uskladite sa novim standardima i propisima, istovremeno nudeći kompletan skup rešenja od kraja do kraja za rešavanje zahteva današnjeg razvoja automobilskih IC.

RISC-V čip je prikazan na crnoj pozadini sa belom obrubom.

Prezentacija

RISC-V standard efikasnog traga (E-Trace)

Trag procesora omogućava programerima pristup kritičnim uvidima i forenzičkim mogućnostima za upravljanje rizikom od izgradnje ugrađenih sistema. Ova prezentacija pokriva pregled specifikacije tragova.

Apstraktno prikazivanje hrpe čipova na crnoj pozadini

Bela knjiga

SoC debug: potreba za vidljivošću

Software pruža veliki deo funkcionalnosti širokog spektra uređaja i sistema. Kvalitet Software - i načini na koji softver komunicira sa hardverom na kojem radi - su stoga od najveće važnosti.

Osoba stoji ispred ekrana koji prikazuje prezentaciju o RISC-V arhitekturi.

Bela knjiga

Upotrijebite podatke na nivou sistema za optimizaciju mnogojezgrenih AI čipova

Očekuje se da će nove višejezgre arhitekture SoC-a za mašinsko učenje (ML) i aplikacije veštačke inteligencije (AI) pružiti ogromna poboljšanja u energetskoj efikasnosti.

Bela knjiga

Duga latencija repa i otklanjanje grešaka na serveru

Pročitajte više o uticaju latencije dugog repa i otklanjanja grešaka na serveru i detaljima softverskih strategija za izbegavanje kašnjenja i otklanjanje grešaka u performansama u ovoj beloj knjizi.

Demo

Lauterbach TRACE32 RISC-V trag

Naučite kako da izvršite RISC-V trag koristeći Lauterbach-ovo rešenje TRACE32 i Tessent Enhanced Trace Encoder u ovom demo videu.

Tessent Embedded Analytics

Primenite se brzo, bez grešaka i optimizovano

Otklanjanje grešaka

Optimizirajte

Rasporedi

Istražite područja rešenja

UltraVight-V

Otklanjanje grešaka u sistemu

Praćenje u životu

Meta gradi rešenje za otklanjanje grešaka za RISCV AI akceleratore

Kako Picocom optimizuje 5G SoC-ove i mreže pomoću Tessenta

Kalrai optimizuje složeni softver pomoću Trace Encoder

Kako Seagate poboljšava otklanjanje grešaka i optimizaciju pomoću Tessenta

Smanjite vreme validacije SoC-a pomoću Tessenta

Otkrijte sa kim smo partneri

Ashling

SiFive

Kodasip

Lauterbah

Tehnologija sistema jezgara

Tehnologija Andes

Saznajte više

Nuclei sarađuje sa Siemensom na RISC-V rešenju

Upravljanje rizikom u RISC-V sa ugrađenim tragom

Softverski definisana vozila

RISC-V standard efikasnog traga (E-Trace)

SoC debug: potreba za vidljivošću

Upotrijebite podatke na nivou sistema za optimizaciju mnogojezgrenih AI čipova

Duga latencija repa i otklanjanje grešaka na serveru

Lauterbach TRACE32 RISC-V trag

Česta pitanja

Kako mogu da koristim Tessent Embedded Analytics Analitics za poboljšanje performansi mog SoC-a?

Kako Tessent Embedded Analytics koristi poruke kao transportni sloj?

Kako Tessent Embedded Analytics pomaže u identifikaciji uzroka zastoja hardvera i softvera?

Koje karakteristike specifikacije E-Trace podržava Siemens E-Trace IP?