Ovo Visualizer Debug Environment

Na ovom vebinaru naučićete kako su otklanjanje grešaka u talasnom obliku, otklanjanje grešaka u izvorima i povezivanju za Verilog i VHDL čvrsto integrisani sa otklanjanjem grešaka u klasi i UVM, sa pregledom transakcija, podržavajući sistemVerilog, SistemC, C ++ i C okruženja.

Na ovom vebinaru naučićete kako da se pozabavite složenim izazovima UVM testbenka u Post-u (klasa u talasnom obliku, šematski prikaz), LiveSim režimu (tačke prekida) i brže pronalaženje osnovnog uzroka pomoću automatizovanog traga vremenske uzročnosti unazad.

Na ovom vebinaru naučićete da kada su softversko i hardversko otklanjanje grešaka integrisani, događaji se mogu pratiti od softvera do hardvera i nazad preko SoC-a, štedeći vreme i poboljšavajući tehnike otklanjanja grešaka u ugrađenom softveru.

Na ovom vebinaru naučićete da možete analizirati i otkloniti probleme pokrivenosti uz pomoć dostupnih podataka o dizajnu i talasnom obliku, pronalazeći neotkrivene stavke koristeći kod i funkcionalnu pokrivenost, popravljajući ih režimom otklanjanja grešaka u pokrivenosti.

Na ovom vebinaru ćemo se fokusirati na simulaciju uživo (interaktivno) otklanjanje grešaka, pokrivajući tehnike kao što su: postavljanje tačaka prekida i koračanje kroz izvorni kod, korišćenje steka poziva da bismo razumeli trenutnu nit izvršenja.

.

Na ovom vebinaru, upoznaćete se sa Visualizer Debug Environment za VHDL i UVM, dok učite; otklanjanje grešaka u obliku talasa i izvornog koda, praćenje upravljačkog programa i k-traganja, otklanjanje grešaka u simulaciji nakon i uživo i UVM otklanjanje grešaka.

.

Na ovom vebinaru ćete se upoznati sa okruženjem Visualizer Debug za Verilog i UVM, dok učite; otklanjanje grešaka u obliku talasa i izvornog koda, praćenje drajvera i k-traženja, otklanjanje grešaka u simulaciji nakon i uživo i UVM otklanjanje grešaka.

.

Na ovom vebinaru saznaćete da Visualizer pruža UVM vidljivost u svim prozorima, uključujući prozor talasa, prozor izvornog koda, prozor sata. Tačke prekida mogu biti

set, uključujući uslovni i zasnovan na instanci.

Na ovom vebinaru naučićete kako da kreirati/ažurirate UVM kod tako da je snimanje transakcija upotrebljivo, Debug transakcije u prozoru Talasa - bojenje, pretraživanje itd. i primer sa UVMF primerom koda.

Na ovom vebinaru ćemo odgovoriti na devet najboljih pitanja postavljenih za otklanjanje grešaka male snage u vašem dizajnu, uključujući; zašto je otklanjanje grešaka male snage tako komplikovano, da li izolacija i zadržavanje rade ispravno i kako proveravate nameru snage.

Na ovom vebinaru naučićete kako da se krećete u složenim UVM okruženjima, brzo pronalazite put oko koda, dok rešavate prvih 10 uobičajenih problema sa UVM pokretanjem sa config_db, fabrikom i izvršavanjem sekvence.

Na ovom vebinaru delimo kritički pogled na prošle, sadašnje i buduće izazove za otklanjanje grešaka, istražujući situacije u stvarnom svetu (iz dugogodišnjeg iskustva) u dizajnu i verifikaciji SoC-a, opisujući vodeće tehnike.

Na ovom vebinaru naučićete kako moderno otklanjanje grešaka rešava uobičajene izazove, uključujući; produktivnu metodologiju otklanjanja grešaka, jurnju za upravljačkim programima u simulaciji, otklanjanje grešaka u UVM-u, dizajn kojim se upravlja snagom i otklanjanje grešaka tokom dugog ciklusa emulacije.

Na ovom vebinaru naučićete kako koristite najbolje od oba sveta stare i nove školske metodologije verifikacije (UVM, randomizacija, zlatni referentni modeli) da biste brže pronašli probleme i bolje odgovorili „jesam li još gotov“.

Na ovom vebinaru naučićete strukture podataka testbencha koristeći „pregledajte ovo“ (redovi, ručke objekata, asocijativni nizovi mogu se istražiti) i kontrolnu tačku i vraćanje kako biste izbegli trčanje kroz faze resetovanja da biste pronašli greške.