Skip to main content
This page is displayed using automated translation. View in English instead?

FPGA dizajn

Da li je vaš FPGA protok dizajna spreman za novu klasu dizajna koja cilja na najnovije složene FPGA? Da li se borite sa tačkastim alatima koji ne rade zajedno? Da li ste u mogućnosti da ispunite svoje ciljeve KoR u željenom budžetu? Mogu li vaši PCB i FPGA timovi sarađivati na postizanju ukupnih sistemskih ograničenja?

Kompletan protok dizajna FPGA kompanije Siemens EDA

FPGA dizajnerska rešenja Siemens EDA pružaju integrisanu platformu za unos FPGA dizajna, sintezu, verifikaciju, proveru ekvivalencije i platformu za dizajn PCB-a koja ubrzava FPGA dizajne od kreiranja do ploče, ispunjavajući KoR ciljeve dizajna i zahteve za ograničenjem sistema.

Dijagram toka koji ilustruje proces toka dizajna Siemens FPGA.
Trendovi i tehnologija

Nova klasa FPGA dizajna i metodologija

FPGA se sve više koriste u tržišnim segmentima koji se brzo razvijaju (kao što su 5G, ML i AI) i dizajnima kritičnim za bezbednost/visoku pouzdanost. Ova klasa dizajna zahteva upotrebu novijih metodologija kao što su ublažavanje HLS ili SEE. Pored toga, predstavlja izazove za otklanjanje grešaka i verifikaciju ovih velikih dizajna.

Siguran i pouzdan FPGA dizajn

Za dizajne kritične za bezbednost, Precision Hi-Rel pruža mehanizme bezbedne od kvara (otkrivanje, maskiranje, ublažavanje) kako bi se smanjila verovatnoća pojave i širenja mekih grešaka usled zračenja, vibracija ili drugih uslova okoline.

Ublažite svoj dizajn

Ubrzajte dizajn C ++/SistemC na FPGA

Čvrsta integracija i bolja aritmetička procena operatera između Catapult i Precision FPGA alata za sintezu ključni su za postizanje optimalnog KoR i bržeg vremena za projektovanje zatvaranja za C++/SistemC dizajne.

Katapulirajte svoj FPGA dizajn

Da li je simulacija na nivou vrata prespora?

Integracija između FormalPro i alata Precision FPGA Synthesis osigurava redove veličine bržu verifikaciju sintetizovane mrežne liste na nivou vrata u odnosu na zlatne RTL dizajne sa složenim DSP i RAM-ovima.

Proverite korišćenje LEC-a
Grafički prekrivač sa rečju 'Precision' u sredini, okružen kružnim uzorkom linija i tačaka.
FPGA sinteza
all

Preciznost

Precision Synthesis nudi visokokvalitetne rezultate, jedinstvene karakteristike u industriji i integraciju kroz FPGA tok Siemens EDA - najsveobuhvatnije rešenje nezavisno od dobavljača FPGA u industriji.

Katapulta sinteza i verifikacija visokog nivoa
HLS i verifikacija
all

Katapult

Vodeća u industriji C++/SistemC sinteza visokog nivoa sa procenom/optimizacijom male snage. Provera dizajna, verifikacija koda i funkcionalne pokrivenosti plus formalna čine HLS više od pukog „C-to-RTL“.

Svečani muškarac u odelu i kravati stoji ispred bele pozadine sa crnom obrubom.
Poklopac verifikacije ekvivalencije
all

FormalPro

Koristi statičke formalne tehnike verifikacije kako bi dokazao da je dizajn funkcionalno identičan njegovoj zlatnoj referenci. Dizajni koji traju danima ili nedeljama mogu se verifikovati u satima ili čak minutama koristeći FormalPro.

Izbliza računarskog čipa na ploči sa digitalnom grafikom prekrivanja
Rešenje za pametnu verifikaciju
all

Questa One

Questa One pametno rešenje za verifikaciju pruža alate za verifikaciju koje pokreću AI, pionirsku inteligentnu automatizaciju kako bi se prevazišla tradicionalna ograničenja i osnažila timove neusporedivom brzinom, efikasnošću i skalabilnošću

Osoba koja nosi plavu košulju i beli šešir stoji ispred belog zida.
Vizualizacija složenog RTL dizajna
all

HDL Designer

HDL Designer kombinuje mogućnosti duboke analize, napredne uređivače kreiranja i kompletno upravljanje protokom projekta, što povećava produktivnost i omogućava ponovljiv, predvidljiv proces dizajna.

Osoba koja nosi plavu košulju i beli šešir stoji ispred bele pozadine sa logotipom i tekstom.
Optimizirajte FPGA/PCB I/Os
all

FPGA/PCB ko-dizajn

Uklonite barijere između FPGA i organizacija za dizajn PCB-a, omogućavajući istovremene procese dizajna sa većom tačnošću i brzinom. Optimizirajte FPGA I/O u kontekstu rasporeda PCB-a.