Izazovi u digitalnoj implementaciji
Upravljanje složenošću dizajna, ciljevima performansi/snage/područja i vremenom stavljanja na tržište ključni su izazovi u modernom SoC dizajnu. Složenost pravila dizajna i vreme sastanka čine zatvaranje dizajna izazovnijim nego ikad i pozivaju na promenu paradigme na mestu i ruti.
Postizanje zatvaranja DRC-a
Opsežna upotreba tehnologije višestrukog uzorka, EUV litografije i ćelija mešovite visine komplikuje postavljanje i usmeravanje. Osnovne promene u tehnologiji mesta i rute potrebne su da bi se efikasno postiglo zatvaranje DRC-a.
Pružanje konkurentnog PPA
Tržište želi IC sa najmanjom potrošnjom energije i najvišim performansama. Probojne tehnologije optimizacije mogu minimizirati snagu uz postizanje vremenskih i površinskih ciljeva i kontrole troškova razvoja.
Smanjenje vremena do zatvaranja
Tačna procena vremena nakon rute teža je nego ikad sa povećanjem otpora žice/preko puta. Izbegavajte iteracije, poboljšajte PPA i smanjite vreme do zatvaranja povlačenjem detaljne vidljivosti rute ranije u toku.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Predstavljamo Aprisu: Softversko rešenje za mesto i rutu
Platforma mesta i rute Aprisa je rešenje usmereno na detalje za izazove moderne implementacije digitalnog IC-a.
