Dizajniran da odgovori na izazove DFT validacije
Efikasno rukujte mrežnom listom ili nivoom prenosa registra (RTL) na sistem-na-čipu sa punim čipom (SoC) za dizajnerske veličine do 40B kapija.
Bez obzira da li izvodite tradicionalni strukturni test, samo-test ugrađen u memoriju (MBIST) ili napredniji dizajn za test (DFT), formate poput parametričkog, I/O karakterizacije, pa čak i funkcionalnog testa, Veloce DFT App može da se nosi sa svim različitim režimima DFT testa koji se pokreću na proizvodnim SoC-ovima
Stupite u kontakt sa našim prodajnim timom 1-800-547-3000

Aplikacija Veloce Design-for-Test (DFT) pruža pristup dizajnu pomaka levo za validaciju uzorka testa. Aplikacija Veloce DFT je protok validacije DFT uzoraka optimizovan za emulaciju koji je brži od tradicionalne simulacije softvera. Aplikacija DFT kompatibilna je sa svim različitim vrstama testnih obrazaca koji rade na ATE (automatizovana oprema za testiranje). Aplikacija Veloce DFT je u potpunosti kompatibilna sa aplikacijom Veloce Fault App za precizno merenje pokrivenosti grešaka ili pružanje funkcionalne metrike ocenjivanja grešaka. Koristi se zajedno sa aplikacijom Veloce Pover, profilisanjem snage i procenom obrasca kako bi se osigurao visoko robustan proizvodni program.
Efikasno rukujte mrežnom listom ili nivoom prenosa registra (RTL) na sistem-na-čipu sa punim čipom (SoC) za dizajnerske veličine do 40B kapija.
Veloce DFT nadmašuje tradicionalnu simulaciju po redovima veličine. U nekim slučajevima čak 16K puta više od performansi
Veloce DFT App podržava format datoteke standardnog jezika testnog interfejsa (STIL) u celoj industriji
Broj testnih obrazaca koji se moraju pokrenuti da bi se u potpunosti potvrdio SoC košta vreme i novac. Ovi veliki setovi uzoraka moraju biti robusni i raditi tokom prvog silicijuma, tako da ne ugrožavaju raspored isporuke proizvodnje. Uz Veloce DFT App i ubrzanje zasnovano na emulaciji od preko 10K puta brže od simulacije softvera, može se uspostaviti formalniji proces validacije za postizanje ciljanih ciljeva.

Sa Veloce DFT-om vrši se strukturna analiza dizajna kako bi se iskorenile rupe za pokrivanje u proizvodnom programu. Jednom kada se pronađe ovaj skup grešaka i stvori stimulans, Veloce DFT i Fault Apps u potpunosti automatizuju proces pokretanja testa i ubrizgavanja grešaka na iterativni način. Rezultirajuća pokrivenost grešaka može se spojiti sa ATPG bazom podataka pokrivenosti za završnu pokrivenost testnim programom.

Strukturne metode ispitivanja DFT dodaju dodatnu nefunkcionalnu logiku samo za testiranje u dizajn, gde energetske mreže i raspored dizajna možda neće biti optimizovani za ovu dodatnu logiku koja dovodi do događaja snage, temperature i brzine na testovima koji mogu smanjiti prinose i uticati na prihod projekta. Aplikacija Veloce DFT zajedno sa Veloce Power App aplikacijom može dati uvid u događaje napajanja i procene na početku dizajna i planiranja.
