Bilo da se radi o dubokom učenju, kompjuterskom vidu, komunikacijama, videu ili bezbrojnim drugim prostorima, Catapult je više od pukog „C do RTL“. ASIC, FPGA ili eFPGA, sa novim kodom/funkcionalnim pokrivenošću, vodećim izborom moći u klasi i formalnom verifikacijom, naučite kako vam omogućava da učinite više i učinite to bolje.
Ova ključna reč ispituje kako se dizajn poluprovodnika menja kako bi se omogućio brz razvoj i primenu prilagođenih, optimizovanih za aplikaciju, SoC dizajna - od koncepta do životnog rada, dok putujemo ka održivoj računarskoj budućnosti.
Efikasno isporučivanje AI u današnjim IoT sistemima prevazilazi jednostavno prenošenje neuronskih mreža u Pithonu na ivični uređaj. Prilagođeni hardver izgrađen pomoću sinteze visokog nivoa razlikovaće vaš sistem od konkurencije.
Usvajanje HLS-a za dizajn čipova vođeno je povećanjem složenosti dizajna i verifikacije i vremena za tržišne pritiske. HLS omogućava dizajnerima da brže dovedu svoje čipove na tržište skraćujući ukupni tok dizajna i verifikacije.
Kompletno snimanje seminara uživo, slajdovi,
Resources i još mnogo toga!
Usvajanje HLS-a za dizajn čipova vođeno je povećanjem složenosti dizajna i verifikacije i vremena za tržišne pritiske. HLS omogućava dizajnerima da brže dovedu svoje čipove na tržište skraćujući ukupni tok dizajna i verifikacije.
Kompletno snimanje seminara uživo, slajdovi,
Resources i još mnogo toga!
Ovaj seminar koristi AI/ML akcelerator zasnovan na AKSI kako bi pokazao kako HLS može brzo da pređe iz algoritma, kroz dizajn zasnovan na C, analizu performansi na nivou sistema i sveobuhvatnu verifikaciju sa zatvaranjem RTL pokrivenosti.
Kompletno snimanje seminara uživo, slajdovi,
Primeri dizajna, Resources i još mnogo
