Skip to main content
This page is displayed using automated translation. View in English instead?

Pregled

Provera dizajna katapulta

Catapult donosi vlakna i formalnu analizu kako bi potvrdio ispravnost vaših C++/SistemC dizajna pre sinteze. Izbegavajte probleme sa dizajnom povezane sa neinicijalizovanim čitanjima memorije, pristupima van vezanog niza, nepotpunim izjavama prekidača i KoR problemima koji se mogu javiti prilikom kodiranja za HLS.


Verifikacija na C ++ smanjuje troškove do 80%

promocija za proveru dizajna katapulta
KLJUČNE KARAKTERISTIKE

Formalno i statičko vlakno za C ++/SistemC

Catapult Design Checker pruža više načina provere koji uklanjaju potrebu za otklanjanjem grešaka u vašem dizajnu zasnovanom na simulaciji. Problemi sa kodiranjem, KoR problemi i potencijalne neusklađenosti i neusklađenosti od C ++/SistemC do RTL brzo se hvataju dajući tačne povratne informacije o izvoru i uzroku.

PRONAĐITE PROBLEME SA PROBLEMIMA

Statička vlakna za KoR

Pronalaženje uobičajenih problema u kodiranju pre sinteze lako je pomoću Catapult Design Checker.

statička vlakna za protok KoR: Pronalaženje uobičajenih problema u kodiranju pre sinteze lako je pomoću Catapult Design Checker.
Prilagođeni režim provere

Fokusirajte se na specifične probleme

Catapult Design Checker omogućava korisniku da prilagodi i daje prioritet proverama kako bi se fokusirao na hitne probleme, istovremeno smanjujući buku od već poznatih problema.

Dijagram dijagrama toka koji prikazuje korake za prilagođeni postupak provere sa strelicama koje povezuju različite oblike i tekstualne elemente.

Spremni ste za razgovor o Design Checker-u?

Bilo kakva pitanja koja imate, mi ćemo imati odgovore!

subject=Catapult%20Design%20Checker%20Inquiri%20> Pošaljite nam e-poštu

Obuka za katapult na zahtev

Biblioteka obuke na zahtev Catapult High-Level Synthesis (HLS) sadrži skup puteva učenja sa modulima za upoznavanje inženjera sa HLS-om i verifikacijom na visokom nivou.

Grupa za sintezu i verifikaciju na visokom nivou

Grupa koja će razgovarati o finijim tačkama dizajna i verifikacije koristeći Siemens EDA HLS i HLV alate. Pridružite se diskusiji o novim temama, karakteristikama, sadržaju i tehničkim stručnjacima.

HLsLibs

Besplatan i otvoren skup biblioteka implementiranih u standardnom C ++ za bitno precizan hardver i dizajn softvera. To je otvorena zajednica za razmenu znanja i IP-a za HLS koja se može koristiti za ubrzavanje istraživanja i dizajna.

Ikona sa plavom kapljicom vode i belim obrisom knjige.

Blog o dizajnu i verifikaciji HLS

Blog koji pokriva metodologije i tehnike dizajna i verifikacije sinteze na visokom nivou (HLS) sledeće generacije.

Slušalice

Podrška za katapult

Pristupite detaljnoj dokumentaciji, izdanjima, resursima i još mnogo toga.

EDA konsalting

Pomažući vam da postignete maksimalan poslovni uticaj rešavanjem složenih tehnoloških i preduzetničkih izazova uz jedinstveni spoj iskustva u razvoju i dizajnu i stručnosti za metodologiju.