Inovativna SPICE simulacija svesna konteksta poboljšava analizu elektrostatičkog pražnjenja za velike dizajne
Sa rastućom složenošću, povećanjem broja tranzistora i smanjenjem dimenzija IC, ESD verifikacija se pokazuje značajnim izazovom na naprednim čvorovima. Tradicionalna ESD verifikacija pomoću ekstrakcije parazita praćena simulacionim programom sa naglaskom na integrisano kolo (SPICE) simulacija bori se da precizno modelira dinamičko ponašanje kola u velikim dizajnom i da obezbedi rezultate simulacije u praktičnim vremenima rada na nivou velikog bloka ili punog čipa. Kontekstualna SPICE simulacija Calibre PERC okuplja najbolje od statičkih i dinamičkih pristupa, kombinujući fizički raspored komponente sa njegovom električnom implementacijom i analizirajući te informacije radi procene robusnosti ESD-a. Ovaj SPICE simulacioni tok svjestan konteksta omogućava dizajnerima da postignu tačnu ESD analizu za najveće dizajne na bilo kom procesnom čvoru.

