Izazovi u digitalnoj implementaciji
Upravljanje složenošću dizajna, ciljevima performansi/snage/područja i vremenom stavljanja na tržište ključni su izazovi u modernom SoC dizajnu. Složenost pravila dizajna i vreme sastanka čine zatvaranje dizajna izazovnijim nego ikad i pozivaju na promenu paradigme na mestu i ruti.
Postizanje zatvaranja DRC-a
Opsežna upotreba tehnologije višestrukog uzorka, EUV litografije i ćelija mešovite visine komplikuje postavljanje i usmeravanje. Osnovne promene u tehnologiji mesta i rute potrebne su da bi se efikasno postiglo zatvaranje DRC-a.
Pružanje konkurentnog PPA
Tržište želi IC sa najmanjom potrošnjom energije i najvišim performansama. Probojne tehnologije optimizacije mogu minimizirati snagu uz postizanje vremenskih i površinskih ciljeva i kontrole troškova razvoja.
Smanjenje vremena do zatvaranja
Tačna procena vremena nakon rute teža je nego ikad sa povećanjem otpora žice/preko puta. Izbegavajte iteracije, poboljšajte PPA i smanjite vreme do zatvaranja povlačenjem detaljne vidljivosti rute ranije u toku.
Mesto i ruta uzdrma digitalni IC dizajn
Tehnologija implementacije PoverFirst
Smanjite ukupnu potrošnju energije za aplikacije osetljive na snagu
Detaljna sinteza usredsređena na rutu
Ostvarite brzo zatvaranje dizajna i rešite napredne izazove visoke žiče/otpornosti čvora
Sertifikovan od strane vodećih livnica
Sertifikovan od strane vodećih livnica kroz 4 nm i brzo ramping na 3 nm sertifikatima
Predstavljamo Aprisa: Softversko rešenje za mesto i rutu
The Aprisa platforma mesta i rute je rešenje usmereno na detalje za izazove savremene implementacije digitalnog IC-a.
