Dizajniranje na naprednim procesnim čvorovima zahteva upravljanje sve većom složenošću čipa, kraćim rasporedom i većim troškovima razvoja. Aprisina arhitektura usmerena na detalje rešava ove izazove bržim zatvaranjem dizajna i predvidljivijim PPA-om za protoke RTL-to-GDS.
Digitalna implementacija Aprisa je RTL-to-GDS rešenje koje nudi potpunu sintezu i funkcionalnost mesta i rute za hijerarhijske dizajne najvišeg nivoa i implementaciju na nivou bloka. Njegova korelacija kvaliteta trake sa alatima za označavanje, kako za STA tajming, tako i za DRC, smanjuje zatvaranje dizajna i osigurava optimalne performanse, snagu i površinu (PPA).
Aprisa nudi kompletnu podršku za RTL-to-GDS, uključujući fizički svesnu RTL sintezu. Njegova arhitektura usmerena na detalje sa jedinstvenim hijerarhijskim modelom podataka i motorima zajedničkih temelja, plus ugrađene AI tehnologije, pružaju brže, predvidljivije zatvaranje PPA i brzo povećanje produktivnosti.
Aprisa nudi kompletnu funkcionalnost za hijerarhijski dizajn najvišeg nivoa i implementaciju na nivou bloka za složene digitalne dizajne. Njegova arhitektura usmerena na detalje, objedinjeni hijerarhijski model podataka i motori zajedničkih temelja omogućavaju brzo zatvaranje dizajna i optimalan kvalitet rezultata (KoR).
Aprisa-ova detaljna arhitektura usmerena na rutu i objedinjeni hijerarhijski model podataka omogućavaju efikasnu i čestu komunikaciju između fizički svesne RTL sinteze, optimizacije plasmana, CTS optimizacije i detaljnog rutiranja za poboljšani kvalitet rezultata, smanjene iteracije i bržu konvergenciju dizajna.
Optimizacija u hijerarhiji (IHO) vrši zatvaranje vremena na najvišem nivou i nivou bloka istovremeno, eliminišući potrebu za ponovnim budžetiranjem vremena ili izravnavanjem dizajna. Ovo omogućava minimiziranje broja ECO iteracija, što rezultira smanjenjem napora za zatvaranje vremena, sa nedelja na dane.
Aprisa AI povećava za 10 puta produktivnost dizajnera, sa ML/RL tehnologijama za istraživanje dizajna, generativnom AI za znanje alata i pomoć pri izvršavanju komandi i AI agentima za intenzivne zadatke dizajna. Njegovi inteligentni algoritmi podešavanja konvergiraju se na najbolju strategiju implementacije, dok računarske resurse koriste 3x efikasnije, postižući 10% bolji dizajnerski PPA i smanjujući vreme projekta za snimanje.
Aprisa isporučuje optimalni PPA iz kutije. Ovo pomaže fizičkim dizajnerima da smanje napor na svakom koraku protoka RTL-to-GDS i postignu brže vreme za ulazak na tržište.
Aprisa održava detaljne informacije o rutiranju na kritičnim mrežama tokom protoka RTL-to-GDS, smanjujući broj iteracija dizajna i postižući brže zatvaranje dizajna.
Aprisa AI redefiniše digitalnu implementaciju RTL-to-GDS besprijekornim integrisanjem AI u srž toka. Automatsko istraživanje dizajna, ugrađeni interfejs prirodnog jezika i mogućnosti AI agenta za povećanje produktivnosti.
Aprisa korelacija sa standardnim industrijskim alatima za označavanje postiže brži dizajn PPA eliminišući potrebu za dodatnim zaštitnim trakama i smanjenjem broja ECO iteracija, što rezultira kraćim vremenom do zatvaranja signof-a.
Režim PoverFirst u Aprisi omogućava dizajnerima da prvo implementiraju najbolju snagu, a zatim konvergiraju sa najboljim performansama. Ova tehnika postiže bolju snagu za dizajne usredsređene na snagu, bez žrtvovanja performansi.
Bez obzira da li fizički dizajneri žele da implementiraju veoma složene dizajne ili da se iskoriste u najkraćem roku, Aprisa radi uglavnom iz kutije kako bi isporučio PPA i metrike dizajna koje su najvažnije, za bilo koji dati projekat digitalnog IC dizajna.
Obratite se pitanjima ili komentarima. Ovde smo da pomognemo!
