Skip to main content
This page is displayed using automated translation. View in English instead?
Izbliza računarskog čipa.
Najbolje prakse poluprovodničkog pakovanja

Integrisano planiranje i izrada prototipa na nivou sistema

Višestruki čiplet/ASIC paketi sa heterogenom integracijom zahtevaju rano planiranje poda za montažu ako se žele postići ciljevi snage, performansi, površine i troškova.

Planiranje montaže IC paketa i ko-optimizacija

Integrisano rešenje za planiranje i izradu prototipa IC paketa omogućava arhitektima i dizajnerima da konstruišu i optimizuju kompletne sklopove IC paketa za snagu, performanse, površinu i troškove i isporuče dobro kvalifikovan prototip za implementaciju.

VIDEO ZA PAKOVANJE POLUPROVODNIKA

Hijerarhijsko planiranje uređaja

Ovaj video prikazuje kako hijerarhijsko planiranje uređaja može da konstruiše čip/matricu koja se zatim izvozi kao uređaj i tlocrt repliciran na silikonskoj podlozi.

Integrisani resursi za planiranje na nivou sistema

Saznajte više o integrisanom planiranju IC paketa na nivou sistema i izradi prototipa iz upravljanja sistemskom povezivanjem, optimizacije međusobnog povezivanja u više domena i verifikacije 3D sklopa.

Select...
Upravljanje povezivanjem
all

Upravljanje povezivanjem sistema

Izgradnja i vizuelizacija logičke povezanosti na nivou sistema višekomponentnih, višekomponentnih i višeslojnih IC paketa dizajna.

Slika međusobnog povezivanja u više domena
all

Optimizacija međusobnog povezivanja među domenima

Visualization sistema kao pogled na tlocrtu u tlocrtu sa povezivanjem. Optimizacija povezivanja zasnovana na pravilima može se pokrenuti signalom, magistralom ili interfejsom. Probijanje rutiranja može se lako uključiti u optimizaciju sistema.

Calibre 3DStack
all

Calibre 3DSTACK

Pokreten pomoću Xpedition Supstrat Integrator, 3DSTACK jedinstveno identifikuje geometrije po sloju po matrici u sklopu, omogućavajući tačnu proveru LVS sklopa i ukupnu verifikaciju.